数字电子技术第二部分(常用逻辑电路).ppt

第二部分 数字电路中常用的逻辑门电路,本部分主要内容：几种通用的逻辑门电路、外部特性及应用。参见教材第三章、本教材系列模拟部分和本教材第四版第二章内容,二极管基本电路,三极管回顾,三极管是用两个pn结构成的电子器件 (BJTBipolar junction transistor )，是一个由电流控制的三端电子阀门，输出电压电流特性可以由输入端的电流控制，有 pnp 和 npn 两种类型,BJT管开关特性,数字电路中的BJT,数字电路中的BJT（Bipolar Junction Transistor）工作在正向饱和导通和反向截止区域，在脉冲信号作用下，BJT饱和导通或反向截止，相当于开关的“接通”和“关断”，称为工作在开关状态。,BJT的开关时间,由于BJT也有内部电荷建立和消散的过程，造成了脉冲波形上升沿和下降沿不能是理想的状态，饱和和截止两种状态之间的转换也需要一定的时间 理想转换状态 实际转换状态,BJT的开关时间（续）,为改善波形的前后沿的斜率，应该设法提高BJT电荷建立和消散时间,场效应管(Field Effect Transistor)基本概念 （详见教材的模拟部分及本教材3.1.3）,TTL电路之后开发，目前已经基本取代TTL电路成为占主导地位的逻辑器件。功耗和抗干扰能力远优于TTL，电路简单，有利于缩小超大规模集成电路的体积 三端电子阀门，电压控制型器件。三端为源极（S-Source）、栅极（G-Gate）和漏极（D-Drop），有P沟道和N沟道两种,场效应管基本概念（续） （详见教材的模拟部分及本教材3.1.3）,常用二氧化硅作为金属（铝）栅极和半导体间的绝缘层，因此称为MOS管（Metal-Oxide-Semiconductor: 金属氧化物半导体场效应管） 结构上分为结型（JFET）和绝缘栅型（IGFET）两种结构，后者又分为增强型和耗尽型。两种结构都有P沟道和N沟道,场效应管基本概念（续） （详见教材的模拟部分及本教材3.1.3）,JFET利用耗尽区的宽度改变导电沟道的宽窄控制漏极电流，IGFET用半导体表面的电场效应，由感应电荷的多少改变导电沟道的宽度来控制电流 N沟道和P沟道两种MOS管组成的电路称为互补MOS或CMOS电路,MOS管结构,绝缘栅型FET,N沟道增强型FET工作原理,场效应管符号,逻辑电路的一般特性,由厂家在器件手册中提供，包括门电路的传输特性vi-vo，输入、输出高、低电压，噪声容限，传输延迟时间，功耗等,输入和输出的高、低电压,数字电路中的高、低电压常用高、低电平描述，用数字表示则为1、0。 如果用1代表高电平，用0表示低电平，称为正逻辑；反之则为负逻辑。 当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1或0对应的是一定的电压范围 不同系列、类型的集成电路，输入和输出为逻辑1或0所对应的电压范围也不同,噪声容限,表示门电路的抗干扰能力 数字逻辑电路输入信号允许一定的容差 各种逻辑电路中的噪声叠加在工作信号上，只要幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。这个最大噪声幅度称为噪声容限,高、低电平的噪声容限,前级（驱动）门的输出为后级（负载）门的输入 高电平噪声容限 VNH=VOH(min)-VIH(min) 低电平噪声容限 VNL=VIL(max)-VOL(max),传输延迟时间,表征门电路开关速度的参数，说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间,功耗（1）静态功耗,静态功耗指当电路的输出没有状态转换时的功耗。TTL的静态功耗等于逻辑门空载时电源总电流ICC与电源电压VCC的乘积；CMOS电路静态时电流非常小，所以该参数很低，用于要求功耗较低或电池供电的设备,功耗（2）动态功耗,动态功耗是输出发生状态转换的瞬间或电路中有电容性负载时产生的，电容的充、放电过程将增加电路的损耗,延时-功耗积,评价数字电路的综合性指标 DP=tpdPD=(tpLH+tpHL)/2*PD (tpLH+tpHL)/2称为平均传输延迟时间 PD门电路功耗 逻辑门器件的DP值越小，其特性越接近于理想情况,TTL和CMOS逻辑门电路技术参数 （参见教材p504 附录A）,回带负载页,由二极管构成的基本逻辑门,与门 或门 非门,基本逻辑门符号,与门 或门 非门,其它基本逻辑门电路等效符号参看教材pp.108-111,二极管与门和或门电路,（1）与门电路：与运算；与门工作状况举例 （2）或门电路：或运算；或门工作状况举例,非门、与非门电路,TTL反向器的基本电路 （参见教材p96） TTL与非门电路： （1）与非逻辑 （2）多发射极BJT结构 （3）与非门电路 （4）与非门电路工作过程举例,TTL反向器,反相器各级作用简介,输入级：提高工作速度（T1放大或倒置放大，加快导通截止速度） 中间级：放大 输出级：提高开关速度和带负载能力 （详细内容和反相器传输特性见书 pp. 96-97）,CMOS反相器,与非逻辑图和真值表,NPN型多发射极BJT结构,与非门电路,与非门电路由与门和非门相连构成 集成电路与非门中的与门采用多发射极的BJT结构,TTL与非门电路,与非门的工作过程,其它常用TTL电路,TTL或非门电路 CMOS与非门 CMOS或非门,或非逻辑图和真值表,或非门内部逻辑电路,CMOS异或门,异或逻辑： 由一级或非门和一级与或非门两部分构成，或非门输出为 与或非门输出是输入A、B的异或,异或逻辑图和真值表,CMOS异或门内部电路,同或逻辑图和真值表,TTL电路和CMOS电路带同类门,一个机电控制系统是由若干逻辑门构成的，这些逻辑门连接在一起，前级是后级的驱动门，后级是前级的负载门 设计电路时，必须考虑驱动门的带负载能力 与非门是控制系统中最常用的逻辑电路,TTL、CMOS参数,扇入数和扇出数,扇入数为门电路的输入端的个数，如一个三输入端的与非门，其扇入数N1=3 扇出数指门电路在正常工作情况下，所能带同类门电路的最大数目，计算时要考虑两种情况: （1）负载电流从外电路流入与非门，称为灌电流负载 （2）负载电流从与非门流向外电路，称为拉电流负载,拉电流和灌电流概念,驱动门输出低电平,驱动门输出高电平,扇出数计算,逻辑器件的数据手册中，并不给出扇出数，必须用计算或实验方法求出 为保证系统能正常运行，实际设计中，如果高电平情况和低电平情况下扇出数不相等，一般取两者间的最小值,开路(OC)门和三态(TSL)门,TTL集电极开路（Open Collector）门电路 TTL三态(Three State Logic)门电路 以上部分参见教材3.2.4和3.2.5 自学3.5内容,集电极开路（OCOpen Collector）门,如果G1输出高电平，G2输出低电平,为了增加电路驱动能力或实现多逻辑门的与逻辑功能（线与），需要将两个门的输出端并联。 如果将逻辑门输出端直接并联，当一个门输出高电平，一个门输出低电平时，电流将全部由一个管子承受，可能烧坏。,OC门生成,去掉输出级的达林顿管（T3和T4），在输出管T5的集电极和电源之间，加一个公共的上拉电阻，用于限流,MOS漏极开路与非门（OD）,漏极开路（Open Drain）的MOS门输出电路只有NMOS管，且漏极开路,线与表示,漏极开路与非门的线与,将多个门电路输出管的漏极和电源之间加一个公共的上拉电阻Rp （pull-up resistor），以实现线与的逻辑功能,OC门限流（上拉）电阻RP,限制流过OC门输出BJT的电流不超过额定电流值。一般上拉电阻的阻值在1k10k之间。,上拉电阻计算,从两方面考虑： 1、如果有容性负载，上拉电阻较小，电路的开关速度可以快一些，但功耗比较大 2、如果多个开路门连接在一起，只有一个导通（输出为低电平），其它截止（输出高电平），负载电流将全部流向导通的开路门，上拉电阻取值应该较大，起限流作用,上拉电阻最小值计算,考虑到上拉电阻的限流作用，电阻取值应保证流进驱动门导通TTL/MOS管的电流IOL不超过额定值IOL(max)。上拉电阻Rp上的压降为VDD-VOL(max)，忽略流过截止管的漏电流IOZ，流过Rp的电流为IOL(max)-IIL(total),上拉电阻最大值计算,如果所有的开路门都输出高电平，电流从驱动门流入负载门，为保证输出电平不低于规定的输出电平最小值，RP不能选择过大。 考虑到各方面因素，Rp在Rp(min)和Rp(max)之间取值,T T L 三态与非门电路,MOS管三态（TSL）输出门电路,A为输入，L为输出，EN为使能 EN=1，A=0，则B=1，C=0，TN导通，TP截止，L=0； EN=1，A=1，则B=0，C=0，TP导通，TN截止，L=1,EN=0，无论A=0或1，B=1，C=0，TN、TP均截止，L高阻状态（第三态）,输入、输出保护电路和缓冲电路,输入保护电路：防止由于外界静电引起的输入端累积电荷击穿栅极与导电沟道之间的绝缘层 缓冲电路用于开关过程中过电压的吸收与抑制。 详细内容见书p81-82，3.1.5之4，自学,各种门电路之间的接口问题,各种器件的电压和电流参数各不相同，因此需要采用接口电路，一般需要考虑： 1、驱动器件要能对负载器件提供足够的灌电流。 2、驱动器件要能对负载器件提供足够的拉电流。,各种门电路之间的接口问题（续）,3、驱动器件的输出电压必须处在负载器件所要求的输入电压范围内（包括高、低电压） 4、如果两者电压参数兼容，只需按电流大小计算扇出数。,例1、CMOS门驱动TTL门,一个74HC00与非门电路用来驱动三个74ALS门电路和六个74LS门电路，此时的CMOS电路是否过载？,解：（1）查表（教科书p504）得参数： TTL 74ALS: IIL=0.1mA，IIH=0.02mA 74LS: IIL=0.4mA，IIH=0.02mA 74HC00的 IOLIOH4mA （2）负载门输入低电平时总输入电流为 IIL=0.1mA*3+6*0.4mA=2.7mA。 （3）负载门输入高电平时总输入电流为 IIL=0.02mA*3+0.04mA*6=0.3mA 两者均小于驱动门高、低电平输出时的电流标称值，没有过载，可以驱动。,例2 TTL门驱动CMOS门,当TTL输入为低电平时，反相器输出高电平，其输出电压低于CMOS HC的输入电压。 LSTTL： VOH(min)2.7V HC CMOS：VIH(min)3.5V,例2 TTL驱动CMOS（续）,在TTL的输出端与电源之间接一个上拉电阻，将TTL的输出高电平电压升到满足CMOS所要求的输入高电平以上。 上拉电阻RP的值取决于负载器件的数目及TTL和CMOS的电流参数,上拉电阻计算,类似于MOS开路门部分限流电阻的计算 由于VOH(TTL)VIH(CMOS)，上拉电阻的功能是满足负载门输入高电平的要求。将前面开路门限流电阻计算公式中的VOH换成VIH,TTL门驱动CMOS HCT门,用TTL驱动CMOSHCT时，由于电压参数兼容，不需要另加接口电路 TTL的VOH（max）2.42.7V CMOS-HCT的VIH（min）2V TTL的VOL（min）0.40.5V CMOS-HCT的VIL（min）0.8V,用门电路直接驱动发光二级管,R为限流电阻，用于保护发光二极管LED,七段数码管,共阴极与共阳极发光二极管,a b c d,a b c d,限流电阻阻值计算例题,用CMOS反相器74HC04作接口电路，使门电路输入为高电平时，LED导通，设ID = 10mA, VF = 2.2V, VCC = 5V, VOL= 0.1V（查表得） 解：R(5-2.2-0.1)V10mA=270,门电路带机电性负载时的接口电路,数字电路可以控制机电性系统的功能：如电动机的位置和转速、继电器的通断、流体系统中阀门的开关、自动生产线中机械手多参数控制等。 这类系统所需工作电压和工作电流比较大，因此必须扩大驱动电路的输出电流以提高带负载能力，必要时要实现电平转移,门电路带机电性负载时的接口电路,根据负载的额定电压和电流参数用运算放大器将数字电路输出电参数放大到必要的数模电压和电流接口值 小型继电器可以用两个反相器并联作驱动电路,门电路带机电性负载,抗干扰措施,多余输入端处理：多余输入端通常不能悬空，以防止干扰信号。与非门可以用上拉电阻接工作电源，或用反相器接地。 去耦合滤波器：用10 100F的电容器与直流电容并联，滤除不需要的频率成分