工艺技术_具有恒定跨导的rail-to-railcmos运算放大器设计指导

具有恒定跨导的Rail-to-Rail CMOS运算放大器设计指导陈 斯(徐州师范大学物理系电子科学教研室)注：文章中有很多关于MOS方面的基础知识，可能对于你们来说比较陌生，可以去找一些关于这方面的书籍看看。下学期我会给你们做专门的讲解的。你们先作个大概的了解，并确定具体的方向。1 引言近年来，随着集成电路工艺尺寸的不断减小，低电压的发展趋势越来越快。下图为半导体工艺与电源电压的关系。从图中可以看出，电压随着工艺最小尺寸的减小而不断降低。电压减小的原因是因为尺寸的减小导致了器件的击穿电压的减小。此外数字电路的功耗正比于电源电压的平方，因此，为了减小功耗必须降低电源的电压。但是从模拟电路设计者来看，电源电压的减小会导致模拟信号动态范围的减小。如果MOS管的域值电压随着电源的降低而等比减小的话，动态范围就不会受到严重的影响。但由于数字逻辑的原因，域值电压不能大幅地减小，所以低电压会对电路的设计带来一定的影响。2一般原理在模拟电路和数模混合电路中，对于低电压的追求逐渐成为集成电路的一种时尚。然而低电压导致了运算放大器输入共模范围的降低，传统的PMOS或NMOS差分对输入已不能满足大的输入共模范围的要求。为解决这一瓶颈，rail-to-rail运算放大器随之而产生。通常的Rail-to-Rail运放采用两级结构，运放的输出级可以采用简单的class-A或class-AB来实现，难点在于输入级的设计。输入级一般采用PMOS和NMOS并联的互补差分结构，但其跨导在整个共模输入范围内变化两倍。这种跨导的变化不仅影响环路的增益, 也会影响运放的频率补偿。同时，由于输入信号是rail-to-rail，具有很高的信噪比，因此要求整个rail-to-rail运放的输入级保持恒定的跨导(gm)。一般来说，运算放大器的输入级都采用差分放大器的输入模式。在CMOS工艺中，差分放大器可以通过PMOS或NMOS的差分对来实现。如图1，这是一个采用NMOS差分对作为输入级的电路。从图中可以得到，NMOS差分对的共模输入范围为(1)式中Vgsn分别为NMOS的栅源电压，Vdsat为电流源的漏源饱和电压。图1NMOS差分对共模输入范围简单的差分对不能满足rail-to-rail共模输入的需求，解决这一问题的最简单的方法是同时使用NMOS和PMOS差分对即互补差分对，如图2所示。低共模输入时，PMOS差分对工作在饱和区，NMOS截止；高共模输入时，NMOS差分对工作在饱和区，PMOS截止。从图2易知，NMOS差分输入对M1、M2的输入能够达到正电源电压；PMOS差分输入对M3、M4可达到负电源电压。输入级所需最小电源电压为(2)式中Vsgp、Vgsn分别为PMOS、NMOS的栅源电压，Vdsat为电流源的漏源饱和电压。当电源电压大于或等于Vsup时，互补差分对输入级可以正常工作，其共模输入范围为2VSSVCMVDD。因此，这种互补差分对输入级可以满足rail-to-rail共模输入范围。 图2PMOS/NMOS互补差分对共模输入范围但不幸的是，这种典型的PMOS/NMOS互补差分对有一个致命的缺陷：在整个共模输入范围内，输入电路的总跨导不恒定。图2中，在输入共模电压为低电平时，PMOS差分对处于工作状态，NMOS差分对截止；输入共模电压为高电平时，NMOS差分对处于工作状态，PMOS差分对截止。而输入共模电压在中间值时，两对差分对同时工作，跨导是其它部分的2倍，如图3所示。跨导的变化会引起信号的失真并给环路的增益以及运放的频率补偿带来很大的影响。因此要求输入级的跨导在整个共模输入范围内保持恒定。上图是NMOS差分对的跨导与输入共模电压的关系，下图是PMOS差分对的跨导与输入共模电压的关系。把上面的两个图叠加在一起就得到图3，可以明显地看到，在两对MOS管同时导通时，其总跨导是其它部分的2倍。 图3互补差分对跨导与输入共模电压的关系3跨导恒定技术首先，我们要给出一个电路的总跨导gm,np的表达式。设图2中的所有MOS管工作在饱和区，那么电路的总跨导为分析上面的跨导表达式，我们可以得出使跨导恒定的一些方法。先来看表达式（5），显然我们可以通过控制尾电流源In和Ip或者它们的比例来使跨导恒定。再分析式（6），我们可以通过控制NMOS和PMOS的有效电压以取得总跨导的恒定。3.1 采用1:3电流镜方法分析式（5），如果我们使那么式（5）就变为因此，为了使gm,np恒定，我们只要使恒定即可。来看看下面类似的分析：这个例子是利用恒定尾电流源来实现跨导的恒定的。具体是采用1：3电流镜的方法来实现的。以上分析的基本原理是，当输入共模电压Vicm，是复旦大学的一名学生发的论文。不过我看了好象有抄袭的嫌疑。在这里，我稍作介绍一下：上面的这个图就是其核心的电路。要理解上面的这个图的功能，我们先来看看老外写的这个，上面这个学生很多地方也都是参考这个老外的，呵呵，参考是说的好听一点！图中有个Z的符号，这是什么呢？这是一个齐纳二极管。齐纳二极管有什么特性？它一般是工作在反向击穿区的，此时虽然流过其电流很大的变化，但其两端的电压是基本不变的。首先设定齐纳二极管两端的电压：当输入共模电压Vin比较小时，这时候只有PMOS差分对导通。因为NMOS差分对是截止的，所以有下面的关系：，即而这时VA的电位呢？，因此，这时A、B两端电压要小于齐纳二极管两端的电压。因此流过二极管的电流为0，这样PMOS差分对的尾电流就为8Iref。电路的输出跨导为gm,np同理，当输入共模电压Vin比较大时，只有NMOS差分对导通，因此流过二极管的电流也为0，这样NMOS差分对的尾电流也为8Iref，电路的输出跨导为gm,np当输入共模电压Vin在中间值时，这时，PMOS、NMOS差分对同时导通，这种情况时，齐纳二极管使输入对管的栅源电压之和等于VC。我们希望使PMOS和NMOS差分对的尾电流均为2Iref，以使电路的总跨导为gm,np。也就是说，齐纳二极管要分别从PMOS、NMOS对管的尾电流吸收6Iref。用什么办法来实现呢？我们可以用两个栅漏短接的PMOS和NMOS来代替齐纳二极管，如下图：我们可以使M15、M16的宽长比是分别是M13、M11的6倍即可实现。注：这种方法电路比较简单，但不是很好理解。3.3 采用最大电流选择的方法我写了一篇关于这种方法的论文，不过还没有发表，呵呵。下面就把具体文章片断copy到这里吧。3.3.1最大电流选择rail-to-rail输入级 在图4(a)中，设Vn+Vn-，那么， (3)其中vid是小信号差分输入电压； IN、IP 分别是P、N差分对管的尾电流；gm, n、 gm, p分别是P、N差分对管的跨导。从(3)可得到， (4)当N、P差分对各自工作在饱和区时，其跨导是恒定的，并且是整个共模输入范围内的最大值。选取适当的管子尺寸，使gm, n = gm, p = gm,max，那么，当输入共模电压VCM变化时，互补差分对进入三种工作状态，如图4(b)所示。区域：当VCM接近VSS时，PMOS差分对管饱和，NMOS差分对管截止或弱反型，此时 IN IPIb，gm, n IPIb，gm, p I2 . 此时M2的电流变为I2，M3的电流仍为I1。但M5没有电流通过，M5和M4处于截止状态。因此，输出电流 (6)由和，不论I1I2 还是I1I2，总可以得到(7)采用最大电流选择的rail-to-rail运放输入级的电路如图6所示。M1-M4组成最基本的互补差分对，M5、M6为各自差分对的尾电流源。M7-M10及M11-M14一对电流镜，镜像电流In1、In2，使M10、M14的漏电流为In1、In2；M15-M19、M20-M24是两个结构相同的最大电流选择电路，用来选择出(In1, Ip2)及(In2, Ip1)中的较大值Io1、Io2。从图6中可得出 (8)图6采用最大电流选择的rail-to-rail CMOS运放输入级3.3.2仿真结果电路设计采用TSMC 0.18-m CMOS工艺，仿真软件是Hspice。电源电压1.8V，温度为常温，库文件为mm018.l (typical)。图7为输入级工作在强反型层时，gmn、gmp、gmt的仿真结果。在整个共模输入范围内总跨导gmt的偏差小于5%。图8为输入级工作在弱反型层时，gmn、gmp、gmt的仿真结果。在整个共模输入范围内总跨导gmt的偏差小于8%。图7 电路总跨导gm与输入共模电压的关系48U3.3.3结论本文根据传统的互补差分对设计了一种具有恒定跨导的rail-to-rail CMOS运算放大器的输入级。跨导的恒定技术采用最大电流选择方法来实现。经仿真验证，采用这种方法不依赖于平方律模型，输入MOS管工作在强反型层和弱反型层区域时，均可实现总跨导的恒定。4 小结精力有限，关于rail-to-rail