OrCAD概述及电路图的绘制.ppt

1,第1讲 OrCAD概述及电路图的绘制,1.1 OrCAD概述 1.2 电路原理图的绘制 1.3 电路原理图的编辑修改 1.4 电路元素属性的编辑修改 1.5 电路图的显示与打印,2,1.1 OrCAD的概述,一、电路设计的过程,1.传统的设计方法 设定方案作出电路图焊接电路图测试修改电路反复确定绘制印制板图（绘图工具）制作印制板（工艺流程） 需要一个具有完备的仪器仪表的电子线路实验室 2.现代设计方法（计算机辅助设计电子CAD） 用计算机绘制电路图分析电路性能反复优化设计统计分析（检验设计误差及成品率情况）确定设计PCB图（印制板图）加工印制板（送工厂加工、直接用刻制机刻制） 需要一台微机及一个电路设计CAD软件,3,二、CAD、CAE和EDA,计算机辅助设计CAD（CAD：Computer Assist Design） (70-80年代）,电子设计自动化EDA（EDA: Electronic Design Automation） (90年代以后）,EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了三个发展阶段：,计算机辅助工程CAE（CAE: Computer-Aided Engineering ） (80-90年代中期）,4,三、EDA的优点,缩短设计周期 节省设计费用 提高设计质量 共享设计资源 数据处理能力强,5,四、OrCAD,1.OrCAD的基本功能,绘制电路图（Capture/cis） 分析电路图性能（PSpice） 波形显示与特征值分析(Probe) 优化设计（Optimizer） 建立与管理器件模型 设计信号源 设计PCB 图,Cadence 公司,6,2. OrCAD的系统结构,系统构成框图,7,1.2 电路原理图的绘制,一、OrCAD/Capture CIS软件,1.OrCAD /Capture CIS软件的构成,8,2.基本的名词术语,设计项目（Project） 电路图页（Schematic Page） 层次电路图(Schematic Folder) 电路图设计（Schematic Design） 电路图设计结构（Schematic Structure） 电路设计专用元器件符号库（Design Cache) 单页式电路设计（One-Page Design） 拼接式电路设计（Flat Design） 分层式电路设计（Hierarchical Design）,9,电路图基本组成元素（Object） 结点（Junction） 元器件编号(Part Reference) 元器件值（Part Value） 总线引入引（Bus Entry） 端口连接符号（Off-page Connector) 网络别名/节点别名（Net Alias） 图纸标题栏（Title Block） 电路元素属性参数（Property） 图幅分区（Grid Reference） 标签（Bookmark）,10,3. 主要窗口界面,项目管理窗口 （Project Manager）,电路图编辑窗口 （Page Editor）,对话日志窗口 （Session Log）,Capture有三个主要工作窗口,11,二、电路图编辑器（Page Editor）,1. 新建一项目,启动OrCAD/Capture CIS,新建设计项目（Project） 项目名称 项目类型 项目路径,看演示：新建一项目,12,开始/程序/OrCAD Release 9.2/Capture Capture平台的file菜单项,Project :建立新项目 Design:建立新PCB文件 Library:建立新器件库文件 VHDL File:建立新VHDL文件 Text File:建立新文本文件 Pspice Library:进入Pspice 器件模型编辑界面 对于新建的工程，应选择Project,而后进入,13,在菜单栏中选择filenewProject：,Analog or Mixed-signal Circuit 本工程以后将进行数/模混合仿真 PC Board Wizard 本工程以后将用来进行印刷版图设计 Programmable Logic Wizard 本工程以后将用于可编程器件的设计(在9.2版本已经不支持) Schematic 本工程只进行原理图设计 Name：The name of project Location：The save path of project,14,15,设计资源 电路 根层次及页面 子层次及页面 设计缓存（本电路涉及的器件） 器件库 输出文件 DRC报表 电连接网表 器件报表 PSpice资源文件相关章节介绍,16,1.放置元器件,点击Place part快捷按钮或点击placepart,三、绘制电路图（单层单页图）,17,点击part search按钮，调出下面的器件搜索对话框：,18,选中原理图编辑窗口，出现工具栏 开始放置导线可以有三种方法 A、菜单 PlaceWire C、用热键 W B、按工具栏上的 键. 在导线起点处，点一下鼠标左键后松开 导线需要转弯时，可以点一下鼠标左键 在导线结束接点上，点一下数鼠标左键，在点右键执行end wire命令。,2.连线,19,任意角度连线的绘制 先按下shift键，再移动光标即可,电气连接的结果,20,3.放置节点、节点名,节点： 电路上电气相连的交点为节点 节点名： N+数字编号 与节点相连的元器件引出端名 用Place off-Page connector放置的节点名 用Place net alias 放置的节点名,21,选中原理图编辑窗口，使工具栏出现 开始放置结点可以有三种方法 A、菜单 Place Junction B、按工具栏上的 键. C、用热键 J 在需要结点的地方，可以点一下鼠标左键就可以放置一个结点。,22,4.放置电源和地,从source库中选择需用的电源 （source库的电源由真正的意义） 1.直接接于电路 2.用Place net alias连接 3.用Place off-page connector 连接 4.从CAPSYM库中取电源符号,接地（source库的地有真正的意义） 用Place Ground取用接地符号 端口连接用2、3项,23,原理图上power或GND的网络名称,Power及GND的种类,24,5.放置网络名称/节点名称,点击place net alias按钮，调出place net alias对话框，在alias对话框中输入要定义的名称，然后点击OK退出对话框，把鼠标移动到你要命名的连线上，点击鼠标左键即可。 注意：数据总线与数据总线的引出线一定要定义网络名称。,25,选中原理图编辑窗口，出现工具栏 开始放置端口连接符可以有二种方法 A、菜单 PlaceOff-Page Connector B、按工具栏上的 键.,6.放置端口连接符(Off-page Connector),26,7.图纸标题栏的绘制,1.直接选中相关项目修改。 2.选中后双击出现属性设置框，设置相关内容。 3.执行Option/Design Template 出现设置框，在Title Block中输入TitleBlock015中任一项，可选中不同的图纸标题栏。,27,8.总线的绘制,选中原理图编辑窗口，使工具栏出现 开始放置总线可以有三种方法 A、菜单 Place Bus B、按工具栏上的 键. C、用热键 B,28,总线名的设置,基本格式：总线名mn/m:n/m-m 注：总线名的最后一个不能为数字 n不一定大天m 如：ADD07 Bus2r0:15,实例演示： /orcad/capture/sampls/bcd.dsn,29,9.总线引入线的绘制,30,电路图可分为单个图层(单层)或多个图层（分层）绘制 每个图层含单个或多个绘图页面 单层 单页：含一个图层一个页面 多页：含一个图层多个页面 分层 电路图按结构分为多层组合各层由电路框图 及下层子电路组成。 简单分层：子电路框图对应各自的下一层子电路。 复合分层：多个子电路框图对应同一个下层子电 路。,10.子电路框图的绘制,实例演示： /orcad/capture/sampls/abc.dsn,31,点击Place Hierarchical Block， 调出如下对话框：,子电路框图在原理图上的编号,指定该子电路框图之下一层次子电路的名称。该参数显示在框图的左下方。,设置下一层次子电路所在的路径，缺省同其所属的框图在同一路径。,该子电路框图下一层次子电路的类型： Schematic View VHDL EDIF Project Pspice Model Pspice Stimulus,Primitive：指定该子电路框图的属性，非基本构件选No，基本构件选Y，采用Design环境设置的参数选Default。,32,基本构件,该元器件或子电路框图不再有下一层次框图，生成电连接网表时只涉及到电路的基本构件为止。,非基本构件,该元器件或子电路框图还有下一层次的字电路框图或子电路。,33,34,Name：引出端名称，总线信号要符合总 线名称的规定 Width：设置信号位数 Scaler为一般电信号 Bus为总线信号 Type：信号类型，下拉菜单定义如下： Input：输入端 Bidirectional：双向引出端 Output：输出端 Open Collector：集电极开路输出端 Passive：引出端为无源端，无方向 3 state：3态输出端 Open Emitter：发射极开路输出端 Power：引出端为电源端,User Property：引出端属性编辑，选项同前。,框图选中状态执行命令（Place/Hierarchical Pin） 放置引出端,35,简单分层电路框图与子电路,36,放置好层框后，接下来就是放置层的管脚。放置层管脚时，必须保证阶层被选中。点击Place Pin，调出下示对话框：,对于数字电路，阶层管脚是否数字总线,层管脚的名字,层管脚的类型,37,放置端口： 点击Place Hierarchical Port(或place Off-page connector)放置端口(或分页图纸间的接口)，调出如下对话框：,库中的器件,图纸上的名称,38,11.添加文字(place text),点击place text按钮，系统弹出如下对话框：,更改文本的字体及颜色,如果文本要分行，请按Ctrl+Enter键,39,10.绘制电路图器件库,(2)商品化器件,以器件名命名以公司名命名,器件及符号：library是器件库，含器件及符号。 PSpice库的器件有仿真模型,用于仿真的器件要取自PSpice文件夹,器件库路径：program files/orcad/capture/library/PSpice,CAPSYM库:电源符号（Power)、接地符号(Ground)、电连接标示符（Off-Page Connector)、子电路框图端口符号（Hierarchical Port)、标题栏（Title Block),40,四、系统菜单及工具栏,1. File,将当前电路中选中的单元存入库文件 从存放单元电路文件中调入电路单元 调入并转换EDIF、PDIF及版本8以前的文件。 将文件转换为EDIF及DXF（Autocad）格式。,41,2. Edit,42,3. View,43,4. Place,44,5. Micro,45,6. PSpice,46,7. Accessories,用于Capture扩展的外部软件,47,8. Option,48,环境配置,环境配置有四个层次 Option/Preference_Capture的环境配置，作用于Capture的各个模块。 Option/Design Template_新建项目的环境配置，只作用于新开始的项目。 Design/Properties_修改已完成项目的环境参数。 Schematic Page Properties_修改当前项目中电路图页面的参数。,49,选色框,在Capture环境执行命令Option/Preference,用于打印,配色,元素,50,图页栅格 器件符号编辑栅格 显示栅格 栅格风格(点、线) 坐标在格点上移动,（Preference_Grid Display）,51,（Preference_Pan and Zoom）,设置图形缩放倍率 设置屏幕滚动幅度,52,（Preference_Select）,矩形框选择时，选中线框包含且相交元素 只选中线框包含内元素 移动过程显示包含元素数,53,（Preference_Miscellaneous）,绘图页面 器件编辑页面 闭合曲线内的填充方式 线条的宽度和模式 线条颜色，缺省为color页的摄制。 Session log的字体设置 设置绘图页面的文字 自动恢复，设置时间将页面信息存入Temp /Autosave中的.amp中，用以发生意外后的恢复。 器件编号自动排序 与其它软件包的通讯,54,（Preference_Text Editor）,设置VHDL文本参数,55,环境配置新建项目的配置(Design Template ),该项设置只对新建的设计项目起作用，所作的配置对当前已建立的项目不起作用。 只是作为一个设计模板，作为新建设计项目的模板。,56,(Design Template _Font),项目 字体,57,(Design Template _Title Block),图纸标题 单位名称 单位地址 文档编号 修改版本号 注册号 图纸标题栏形式，有015个标号共16种符号，存放在capsym中，此处直接输入相应符号即可。,58,(Design Template _Page Size),图纸标准 以英寸为单位 以毫米为单位 各规格尺寸 器件引线间及图纸栅格间的最小间距,59,(Design Template _Grid Reference),图纸分区 设置水平方向分区数 设置垂直方向分区数 确定分区号是数字或字母 确定从左上角向右分区号增加或减小。 分区框线宽度 确定图纸边框线、标题栏、图幅分区是否显示或打印。 美国标准化协会关于图幅分区的规定。,60,(Design Template _Hierarchy),子电路框图 器件 基本构件 非基本构件,基本构件或非基本构件的缺省设置,61,(Design Template _SDT Compatibility),与Schematic Design Tools文件的兼容设置,62,(Design Properties),激活项目管理器中的DSN文件 执行Option/Design Properties命令 出现修改标签页,修改当前项目的配置,63,(Design Properties),修改配置，方法如前述。,64,(Design Properties),修改配置，方法如前述。,65,(Design Properties),选择日期格式，用于图纸标题栏。 显示数字电路中的电源线。,66,页面配置的修改 （Schemayic Page Properties）,激活页面显示窗口中要修改的页面，执行Option/Schematic Page Properties 命令，修改选中页面的配置参数。 修改结果只作用于当前页。,修改选定页面的配置,67,（Schemayic Page Properties）,68,（Schemayic Page Properties）,69,（Schemayic Page Properties）,建立时间 修改时间 页号,70,9. Windows,71,10. 基本工具栏,72,11.专用绘图工具栏,73,五.绘制电路图的基本知识和技巧,元器件编号,74,时间：S，秒 电流：A，安培 电压：V,伏 频率：Hz,赫兹 电阻： ，欧姆 电容：F,法拉 电感：H,亨利 功率：W,瓦特,绘制电路图数值及单位,75,1.3 电路原理图的编辑修改,一、电路元素的选中,单个元素的选中 单击,2. 多个元素的选中 Ctrl+单击,76,二、电路元素的移动,保持连接关系的移动 选中并拖动,2. 单独的移动 选中 Alt+拖动,77,三、电路元素的删除（Delete）和复制(Copy),删除（Delete） 选中后按Delete键,2. 复制（Copy） 选中后按Ctrl键拖动到需要的地方,78,四、Undo Redo 和Repeat,Undo:“操作”的撤消,Redo:“操作”的恢复,Redo:“操作”的重复执行,79,1.4 电路元素属性参数的编辑修改,1、用鼠标双击元件需要编辑的属性，激活编辑窗口 2、用鼠标双击元件本身，激活编辑窗口 3、在元件上点击鼠标右键，从弹出的菜单中选择编辑属性 4、选中元件后，选择菜单Edit Properties,一、属性参数编辑窗口,80,属性参数用以表示电路元素的相关信息，只有个别元素没有属性参数，如电连接结点。 属性参数分为两类 固有属性：是Capture运行是必要的参数，如器件编号、字体、信号源的数值等。部分可以修改设置值，但不能删除属性参数项。 用户定义属性：是用户根据需要为电路元素定义的属性，与固有属性有同样的功能。 不同的电路元素具有不同的属性参数项。,81,器件属性标签 节点属性 器件引线属性 图纸标题栏属性,建立新属性项 属性用于电路图 属性项的显示性能 删除属性参数值 过滤器,82,参数值：具体参数值，如电阻为阻值等90K。 器件型号名，如三级管Q2N696。 器件名，如正弦信号源VSIN。 器件在图纸中的编号。 器件模型的类型。 器件的模型名，一般同Value值，商品化器件由系统添入。 器件模型的路径，系统默认路径不显示。 斜字体内容不修改,Capture自动添入，一般不修改,属性标题栏,83,添加器件属性项,根据需要添加元件的属性 例如 1、添加元件的价格属性 2、添加元件的库存属性 3、添加元件的购买地点,84,增加属性项示例,点击属性编辑框的New 输入属性名 Ok后建成新属性项,85,二、属性参数的显示属性编辑对话框,有一些简单的属性参数： 用鼠标双击元件需要编辑的属性，激活编辑对话框 选中元件后，选择菜单Edit Properties,86,87,1.5 电路的显示和打打印,一、电路的显示,1.电路显示倍率的调整,88,2.坐标网格点和图幅分区的控制,坐标网格点的显示控制,89,图幅分区的控制,90,二、电路图的打印,91,附录1：Impementation Type,：不附带下一层次电路描述。 Schematic View：下一层次电路是在Capture中绘制的电路。 VHDL：下一层次电路由VHDL文件描述。 EDIF：下一层次电路是一个EDIF个试点连接网表文件。 Project：下一层次电路Capture可编程逻辑设计项目。 PSpice Model：下一层次电路由PSpice 模型文件描述。 PSpice Stimulus：下一层次电路是由PSpice波形文件描述。,92,附录2 PSPICE元件库的中文介绍,capture v9.0 component library 1 AMPLIFIER.OLB 共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。 2 ARITHMETIC.OLB 共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。+ 9 3 ATOD.OLB 共618个零件，存放A/D转换IC，如ADC0804，TC7109等。 4 BUS DRIVERTRANSCEIVER.OLB 共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。 5 CAPSYM.OLB 共35个零件，存放电源，地，输入输出口，标题栏等。 6 CONNECTOR.OLB 共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。 7 COUNTER.OLB3 共182个零件，存放计数器IC，如74LS90，CD4040B。,93,8 DISCRETE.OLB 共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。 9 DRAM.OLB 共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。& 10 ELECTRO MECHANICAL.OLB 共6个零件，存放马达，断路器等电机类元件。 11 FIFO.OLB 共177隽慵娣畔冉瘸鲎柿显荽嫫鳎?0105，SN74LS232。 12 FILTRE.OLB 共80个零件，存放滤波器类元件，如MAX270，LTC1065等。 13 FPGA.OLB 存放可编程逻辑器件，如XC6216/LCC。9 D 14 GATE.OLB 共691个零件，存放逻辑门（含CMOS和TLL）。 15 LATCH.OLB 共305个零件，存放锁存器，如4013，74LS73，74LS76等。 16 LINE DRIVER RECEIVER.OLB 共380个零件，存放线控驱动与接收