《字体的动态显示》PPT课件.ppt

第 3 章 存储器及其组成设计,3.1 概述,3.2 微型计算机系统中的存储器组织,在现代计算机中,存储器处于全机中心地位,3.1 概述,存储器,复习：存储器各个概念之间的关系,存储单元,存储元,存储体,1. 存储容量（Memory Capacity ） 存储器由若干“存储单元”组成，每一单元存放一个“字节”的信息,1字节（Byte)即为8位二进制数 2字节即为1个“字”(word) 4字节即为1个“双字”(Dword),1K容量为1024个单元 1M=1024K=1024*1024单元 1G=1024M 1T=1024G,10000101,一.计算机系统存储器的主要性能指标,2. 存取时间（Memory Access Time） 3存储周期 (Memory Cycle Time) 4可靠性 （Reliability） 5功耗与集成度（Power Loss and Integration Level） 6性能价格比(Cost Performance) 7存取宽度 (Access Width),1. 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。,2. 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。,3. 按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为: 主存储器、辅助存储器、高速缓冲存储器、 控制存储器等。,半导体存储器,内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。,1. RAM：随机存储器,是“内存”的重要组成部分，CPU执行指令可对其进行“读”、“写” 操作。 静态RAM：集成度低，信息稳定，读写速度快。 动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行 “刷新”操作。,2.ROM:只读存储器， 所存信息只能读出,不能写入。,4.高速缓冲存储器Cache: Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置, 应用程序不能访问Cache，CPU内部也有Cache。,3.ROM / EPROM在微机系统中的应用: 存放“基本输入/输出系统程序”(简称BIOS)。 BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。,5.闪速存储器,什么是闪速存储器？,Flash Memory 闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。,特点：,固有的非易失性 (2) 廉价的高密度 (3) 可直接执行 (4) 固态性能,闪速存储器的工作原理,电擦除和重新编程能力 闪速存储器是在EPROM功能基础上增加了电路的电擦 除和重新编程能力。28F256A引入一个指令寄存器来实 现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。, 采用并行操作方式 -双端口存储器,芯片技术 研究开发高性能芯片技术，如： DRAMFPMDEDO EDRAMCDRAMSDRAMRambusDRAM。,6.高速存储器, 采用并行主存储器,提高读出并行性 -多模块交叉存储器, 主存储器采用更高速的技术来缩短存储器的读出时间,-相联存储器,(2) 结构技术,由于CPU和主存储器在速度上不匹配，限制了高速计算。 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。,1. 存储体 一个基本存储电路只能存储一个二进制位。,三. 存储器（芯片）结构与存储原理,静态存储器的一个存储元-T1管的截止保证了T2管得导通。反之亦然。,当数据信号与地址信号都消失后，T5、T6、T7、 T8都截止，由T3、T4两负载管通过VCC不断向删极补充电荷，以保持信息0、1。,动态存储器,1,0,1. 存储体 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM） 将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） 将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 2. 外围电路 为了区别不同的存储单元，就给他们各起一个号给于不同的地 址，以地址号来选择不同的存储单元。 于是电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲 器 等外围电路,故： 存储器（芯片） = 存储体 + 外围电路,(1) 地址译码,单译码方式适用于小容量存储器中，只有一个译码器。,双译码方式地址译码器分成两个，可减少选择线的数目。,例：1024 * 1 的存储器,(2) 驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。,(3) I/O电路 处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。,(4) 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。,(5) 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。,3. 一个实际的静态RAM的例子Intel 2114 存储器芯片,1024 * 4 的存储器4096 个基本存储元，一个字为 4 位, 有 1024 个字, 排成 64 * 64 的矩阵， 需 10 根地址线寻址, 数据线 4 根 。,1,1,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,-,A3 A4 A5 A6 A7 A8,A0 A1 A2 A9,行 选 择,列选择,X1,X64,Y1,Y16,1,2,1,3,1,4,1,61,1,62,1,63,1,64,64,1,64,2,64,3,64,4,64,61,64,62,64,63,64,64,I/O1 I/O2 I/O3 I/O4,X 译码器输出 64 根选择线，分别选择 1-64 行， Y 译码器输出 16 根选择线，分别选择 1-16 列控制各列的位线控制门。,动态存储器内部结构,Intel 2164A结构容量 64k*1,行地址 锁存器,列地址 锁存器,由RA6-RA0译码选中4个矩阵的同一行， 由CA6-CA0 译码选中4个矩阵的同一列：共4个单元,经该门电路（由RA7与CA7 控制），选中一个单元。,刷新时，唯RAS有效，CAS无效 由RAS将刷新地址锁入行地址锁存器， 是选中的4*128个单元都读出并重写；同时， 由于CAS无效，故数据不会出现在DOUT线上。,1M容量的存储器 地址范围：00000HFFFFFH 由20根地址线提供地址码。,四.存储器的读写操作: 系统为每一存储单元编排一个地址，地址码为二进制数，习惯上写成16进制。由CPU通过地址总线送存储器的地址译码器的输入。 1. 存储器容量由地址线“宽度”决定：,4G容量的存储器 地址范围：0000,0000HFFFF,FFFFH 由32根地址线提供地址码。,例：容量为8KB（213B）的存储器地址范围：0000H1FFFH，由13根地址线提供地址。,2.存储器读写示意:,读存储器过程,某一存储单元的内容送往CPU数据线。,CPU通过地址线发出地址；,由地址译码器对地址进行“翻译”, 选中某一存储单元；,CPU发出存储器读命令,89H,存储器读命令,1001000110100,写存储器过程,0000H,CPU通过地址线发出地址，并把数据放到数据线上；,3.2 微型计算机系统中的存储器组织,现代计算机中的存储器处于全机中心地位,容量大，速度快，成本低 为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。, 对存储器的要求是：,存储器的用途和特点,1.存储器的基本组织,(1) 与CPU的连接 主要是 地址线、控制线、数据线 的连接。 (2) 多个芯片连接 设计的存储器容量与实际提供的存储器多有不符。实际使用时，需进行字和位扩展(多个芯片连接），组成所需要的实际的存储器,例如：存储器容量为8K8，若选用2114芯片(1K 4)，则需要：,由多个存储器芯片组成一个实际存储器，并与CPU连接。,位扩展法,只加大字长，而存储器的字数与存储器芯片字数一致, 对片子没有选片要求。,字扩展法,地址空间分配表,2:4,16K8,16K8,16K8,16K8,CPU,用1k 4 的存储器芯片 2114 组成 2k 8 的存储器,字位同时扩展法,两组存储器的地址分配： 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 1 0 0, 0 0 0 0, 0 0 0 0 0400 h 0 0 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 07FF h 这种选片的译码方式称为全译码，译出的每一组地址是确定的、唯一的。 也可采用线选控制方式：只用A15-A10中的任意位来控制片选端。 如用A10，而 A15-A11可位任意值； 也可用A11，而A15-A12，A10 可位任意值；等不同组合。,例 设有若干片256K8位的SRAM芯片，问： (1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？ (2) 该存储器需要多少字节地址位？ (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。,解：(1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接：,2.存储器举例,CPU的地址总线16根(A15A0，A0为低位)；双向数据总线8根(D7D0)，控制总线中与主存有关的信号有： MREQ，R/W。 主存地址空间分配如下： 08191为系统程序区，由只读存储芯片组成； 819232767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。,现有如下存储器芯片： EPROM：8K8位(控制端仅有CS); SRAM：16K1位，2K8位，4K8位，8K8位.,解： (1) 主存地址空间分布如图所示。,16根地址线寻址 64K 0000 FFFFH(65535),芯片选择: EPROM：8K8位 1片 SRAM： 2K8位 1片 8K8位 3片,请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及38译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。,(2) 连接电路,片内寻址： 8K芯片片内13根 A12A0 2K芯片片内11根 A10A0 片间寻址： 前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1 最后2K 1 1 1 加 A12A11 1 1,3、IBM PC/XT 的存储器,系统板上的RAM 256K,IO通道中的扩展RAM 384K,保留（包括显示）的RAM 128K,扩展的ROM 198K,16K (可在系统板上扩展 ）,8K基本ROM 40K,(一） 存储空间的分配,00000H 3FFFFH 40000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H F6000H FE000H FFFFFH,RAM 640K,保留 128K,R