电子测量原理第五章.ppt

第五章 信号源,一、引言 1.用途 (1)激励源 例如:激励扬声器发出声音 (2)信号仿真 例如:高频干扰信号需要对干扰信号进行仿真 (3)校准源,2.分类 信号源分为通用和专用两大类,这里只讨论通用信号源,正弦信号源,函数信号源,脉冲信号源,任意波形信号源,按输出波形分,超低频信号源(0.00011000HZ),低频信号源(1HZ20K/1MHZ),视频信号源 (20HZ10MHZ),高频信号源(200KHZ30MHZ),甚高频信号源(30M300MHZ),超高频信号源 300MHZ以上,射频信号源 1GHZ以上,按信号产生方法分,调幅（AM）,调频（FM）,脉冲调制（PM）,按调制类型分,谐振法,合成法,3.主要技术指标（正弦信号源） (1)频率范围 (2)频率准确度和稳定度 低频信号源: (13)%, 10-3 ； 高频信号源: (0.51)%, 10-310-4,(3)非线性失真和频谱纯度 非线性失真表征低频信号源输出波形的好坏，(0.11)% 频谱纯度表征高频信号源输出波形的质量(高次谐波，非谐波） (4)输出电平调节范围 一般输出电平不高，但调节范围较宽，可达 (5)输出电平准确度 一般在（310）% (6)输出电平稳定度和平坦度 输出电平稳定度指输出电平随时间变化的情况， 平坦度指调节频率时输出电平的变化情况。,(7)输出阻抗 低频信号源：50，600 ，5000 高频信号源：50，75 (8)调制类型：AM, FM, PM, VM (9)调制频率及其范围： 调幅：400Hz, 1000Hz; 调频：10110kHz (10)调制系数的有效范围：080% (11)调制系数的准确度: 一般优于10% (12)调制线性度: 1%5% (13)寄生调制：应低于-40dB,4、信号源的发展过程及现状： 1928年，第一台射频信号源； 20世纪30年代，低频信号源； 20世纪40年代，脉冲信号源； 1962年，函数发生器； 20世纪60年代，合成信号发生器； 20世纪80年代，任意波形发生器；,二、低频及高频信号源 1.低频信号源 信号源由主振和和输出两部分组成。 主振部分为RC振荡器，由文氏电桥和两级放大器组成（如图5-1所示） R1和R2用于细调频率，C1和C2用于粗调频率,2.高频信号源 高频信号的频率范围在30kHz1GHz之间； 高频信号的组成如图5-2所示,其中主振级为LC振荡器,内调制振荡器用于产生调制信号 3.脉冲信号源 通用脉冲信号源的组成如图5-3所示。,组成： 主振极通常采用射极耦合自激多谐振荡器； 延迟级使主脉冲产生延迟，可以使同步脉冲超前主脉冲一段时间； 形成级用于调节输出脉冲的宽度。 4.函数信号发生器 1.原理 以某种波形为第一波形,然后导出其它波形。现在比较流形的方案是先产生三角波，然后产生其他波形，这种方案的框图如图5-4所示。,2.函数发生器的典型电路 1)三角波产生电路,图5-5 三角波产生电路,图5-6 三角波产生原理,充电电流是I1,所以有:,三角波期从E上升到,三角波期从下降到E,三角波的周期为,对称三角波：,讨论： （）I1=I2 时可以得到对称三角波，改变可以实现粗调，改变可以实现细调; （）积分电容一定，越小，输出信号的频率越低; （）I1和I2不等时，调节I1（或I2）可以改变三角波的不对称度; （4）三角波的幅度取决于+E和E，若两者幅度相等，可得到幅度对称的波形。,2）正弦波形成电路 （1）用二极管组成的正弦波形成电路 在图5-7中用二极管和电阻构成三角波的“限幅”电路，它实际上是由输入三角波控制的可变分压器。 当三角波的瞬时电压上升到,时，,D1A 导通，这时输出电压为,随着三角波电压值不断上升 当 时,这时输出电压为,此时的分压比 小于 之前仅D1A导通时的分压比。 随着Vi不断上升，二极管D3A、D4A相继导通, 分压比进一步减小。,除了D1A导通，D2A也开始导通。,负半周： 类似的， D1B、 D2B、 D3B、 D4B 在输入逐步减小的过程中相继导通，输出与输入的分压比逐步减小； D1B、 D2B、 D3B、 D4B 在输入逐步增大的过程中相继截止，输出与输入的分压比逐步增大。 三角波-正弦波的变换： 实际是用16条线段逼近,斜降期：随着三角波电压值不断下降， 二极管D4A、 D3A、 D2A 、 D1A 又依次截止， 输出与输入的分压比又逐步增大。,3.集成函数信号发生器 典型芯片是5G8038,电路组成如图5-8所示 该芯片产生的三角波的频率为:,其中设,如果RA = RB = RT，则,(1)如果改变RA和RB的比值,可以输出非对称三角波或锯齿波 ; (2)在RS触发器的输出Q端后接缓冲器2可以从引脚9输出方波或脉冲波; (3)三角波在缓冲器1后经过正弦波变换电路就可以输出正弦波; (4)在引脚7输入调频电压,引脚8外接适当控制信号（控制I1、I2）可以使输出信号实现扫频或调频. 以5G8038为核心接入少量外部元件就可以构成一个实用的函数信号发生器，原理电路如图59所示。,三、合成信号源 以RC、LC为主振的信号源： 频率准确度： ，频率稳定度： 石英晶振： 频率稳定度： 频率合成技术： 对一个或几个高稳定度频率进行加、减、乘、除的频率运算，得到一系列所要求的频率。 合成信号源： 采用频率合成技术的信号源。,合成信号源主要技术指标: （1）频率准确度和稳定度 取决于内部基准源,一般可达10-8/日 （2）频率分辨力 合成信号源的分辨力较好,可达(0.0110)Hz （3）相位噪声：信号相位的随机变化 （4）相位杂散：频率合成时产生的寄生频率分量 （5）频率转换速度： 直接合成：微秒级别； 间接合成：毫秒级别；,四、间接合成信号源的基本原理 间接合成法是基于锁相环(PLL)的原理,锁相环,鉴相器 fr (PD),低通滤波器 (LPF),压控振荡器 (VCO),输出频率,环路稳定时,图5-11(a)中,反馈支路接入N分频器,所以环路稳定时,即:,图5-11(b)中基准频率首先被形成窄脉冲,再以N次谐波作用于锁相环,因此有 分频式锁相环 同样对图5-12(a)和图(b)都可以得到,倍频式锁相环(NPLL),混频式锁相环 图5-13为混频式锁相环。 混频器后加一带通滤波器以消除由于混频作用而引入的组合干扰,提高合成信号的频谱纯度。 环路稳定时有 fo fr2 = fr1 即: fo = fr1fr2 在图中混频器若取“”为和频混频,相应地“”为差频混频。 小结: (1)锁相环的输出信号是基准频率经有关的数学表达式的运算结果; (2)表达式中的运算符号正好与运算电路的相反； (3)数字环的N值可以借助微处理器实现程控设定。,如果 则 输出频率的分辨力就是f。由于混频的两个频率很接近，所以分辨力得到提高。,2）多环合成法 在混频式锁相环中，如果混频器的输入信号频率fi2可变，且变化的增量很小，小于fi1，则可以提高频率分辨力。可变的fi2是由另一个锁相环产生的，如图5-26所示。 由锁相环有： 由锁相环有： 所以,频率分辨力为 fr2/D ，如果要进一步提高频率分辨力，可以采用三环等多环合成方法。 例：设计一锁相频率合成器，输出频率范围为0.113099999.9Hz,步进频率为0.1Hz,基准频率为100kHz.,解: 0 13000000 Hz (0130)100k,+ 0 99000 Hz (099)100k100,+ 0.1 9.9 Hz (099)100k1000000,0.1 13099999.9 Hz,+ 0 990 Hz (099)100k10000,PD1,M1,N1,(0130),VCO1,100kHz,PD2,M2,N2,(099),VCO2,D,(100),PD3,M3,N3,(099),VCO3,D,(100),PD4,N4,(099),VCO4,D,(100),3)小数合成法 用具有小数部分的倍频锁相环实现 小数分频技术（图5-28） 在锁相环中VCO至N之间插入一个脉冲删除电路，设F=0.1,累加器的起始值为0,则经过10次累加,全加器溢出,产生一次(N+1)分频,其它9次均为N分频,因此:,例: 设F=0.32,相位累加器初值为零。 第四个周期时，全加器溢出，余数为 0.3241=0.28 再经过三个周期,将有0.28+0.323=1+0.24,又产生一次溢出一共经过25个周期，全加器8次溢出，并且累加器存数为零。因此,F-NPLL和NPLL比较 例：要求一频率合成器,输出频率为5082MHz,频率分辨力 为1Hz。 NPLL 需要5个环路：3个NPLL和2个相加环，如图5-29所示。 F-NPLL 需要3个环路：1个F-NPLL、1个NPLL和1个相加环。 如图5-30所示。 用F-NPLL比只用NPLL简洁得多，而且F-NPLL在频率分辨力、频率范围、噪声性能方面都比较优越。 用F-NPLL的缺点是环路比较复杂。,2.扩展频率上限的方法 1)前置分频法 如下图5-31所示,在积分分频器前设置一个固定分频器,优点: 可以提高频率上限,且电路结构简单 缺点: 频率分辨力下降,2)倍频混频法 如图5-32所示,VCO的输出 在和 进行差频混频 后,再进行N分频,以降低对程序分频器的要求。,图5-32 倍频-混频环,优点：频率上限的提高取决于 的大小，而其分辨力仍和单环倍频式锁相环一样,缺点：由于混频器引入寄生信号将要影响频谱纯度；其后的带通滤波器对寄生信号有抑制作用，但是滤波器的延时又有不利的影响。,3）吞脉冲分频法（如图5-33所示） 吞脉冲分频器主要由双模分频器和吞食计数器组成。 双模分频器分频系数有P和P+1两种模式。N分频器由N1 （高位计数器）和N2（低位计数器）组成，N2还用于发出模式控制信号。 工作过程：在一次计数循环开始时，计数器开始计数，模式控制信号为1，分频系数为11； 当计数器溢出后模式控制信号为0，分频系数为10。 若取P=10，则有：,例：若P=10，N1=1019 ，N2=09 则,例：P=100，N1=100199，N2=099,对吞脉冲分频器的小结： （1）双模分频器的分频系数为P/（P+1），对于N1和 N2两个分频器，则必须N1大于N2。 （2）由N1和N2可以求得N的范围。 （3）吞脉冲分频器可以提高锁相环的输出频率上限。,六、直接合成法之一模拟直接合成法 1、固定频率合成法（如图5-14）,石英晶体振荡器提供基准频率fr,D为分频器的分频系数,N为倍频器的倍频系数,因此 其中D和N都是给定的正整数,输出频率为定值。 2、可变频率合成法 常见的电路形式是连续混频分频电路，见图5-15。,晶振,D,N,首先使用基准频率在辅助基准频率发生器中,产生各种辅助基准频率,然后借助混频器和分频器和分频器进行频率运算,实现频率合成. 例如:从左边开始的第一单元, fi1和F进行混频,其结果再与f1进行混频,两次混频得 fi1+F+f1 = 2+16+(2.0 2.9)MHz = 20.020.9MHz 经10分频得(2.002.09)MHz。 从左到右经过四次运算,最后得输出信号的频率为 fo = (2.00002.09999)MHz,直接模拟合成的优点: (1)从原理来说,频率分辨力几乎是无限的.增加一级基本运算单元可以使频率分辨力提高一个量级 (2)转换速度快,通常转换时间为微秒量级. 缺点: 采用混频等电路会引入很多寄生频率分量,带来相位杂散,必须采用大量滤波器以改善输出信号的频谱纯度。这些将导致电路庞大、复杂、不易集成。,七.直接合成法之二数字直接合成法 原理（如图5-16所示） 在标准时钟CLK的作用下,通过控制电路按照一定的地址关系从数据存储器ROM中读出数据,再进行数模转换,就可以得到一定频率的输出波形。 以正弦波为例: 一个周期内,按相位划分为若干等分,将各相位所对应的幅值按二进制编码并存入ROM。 由于对称性，ROM中只需存入090范围的幅值码。 若以= 6 计算，在090之间共有15等分，其幅值在ROM中占16个地址单元，所以可按4位地址码对数据ROM进行寻址。,设幅度码为5位，则在 0-90范围内编码关系如表5-1所示。 信号的频率关系 在CLK作用下，依次读出ROM中数据，其输出正弦信号的频率为fo1，如果每隔一个地址读一次数据，其输出信号的频率为fo2，则有f02 = 2fo1，这样就可以实现直接数字频率合成器的输出频率的调节。 相位累加原理 输出波形的产生是相位逐渐累加的结果；这是由累加器实现，如图5-17所示。相位步进码为K，如果K=1，每次累加结果的增量为1，则依次从数据ROM中读取数据。如果K=2，则每隔一个ROM地址读一次数据，依次类推，因此K值越大，相位步进也越快，输出信号的频率也越高。,返回,改变输出信号频率，也可以调节控制时钟的频率fc。,频率分辨力两个相邻频率之间的间隔,时钟频率fc一定的情况下，,调节K值，可改变输出信号频率fc。,在fominfomax范围内，可输出 种频率。,杂散分量和噪声分析（简介） (1)采样信号的镜像频率分量 根据采样理论，未经过滤波的DDS输出信号的频谱如图5-18所示由图可见， DDS输出信号中除了要求的 f0基频信号外，还有一系列镜像频率信号，其频率为 ，n=1,2,3, 因为fo=fc/2时，第一镜像频率与fo重合，无法滤除，因此，通常选择fofc/3。 ()幅度量化噪声 正弦查阅表内存储的波形码是一个模拟信号被均匀化后的值。如果选用的DAC有D位，则模拟量在 个离散区间内进行量化，由此造成的误差均匀分布在 之间。,(3)相位噪声 为了得到高的频率分辨率，相位累加器的位数L一般取得比较大，但实际上ROM容量有限，因此就要从L位相位累加字中，截取高n位来寻址ROM，这就导致相位噪声。 (4)D/A转换器非线性引起的杂散分量 D/A转换器的非线性转换特性会使它的输出电压 产生失真，从而使DDS的输出信号频谱中增加杂散分量，这主要是 f0 的各次谐波分量。 图5-19是DAC非线性引起输出电压失真。,图5-20 实际的DDS输出频谱,实际的DDS输出频谱，除fo外，还包括： fo的各次谐波；泄漏的fc；镜像频率fc-nfo；幅度及相位量化产生的噪声；其它未知杂散分量。,为减小DDS输出电压中的杂散和噪声，应采取下列措施： 1）设计良好的低通滤波器，以滤除各种杂散及各种带外噪声； 2）选用性能优良的D/A转换器，以减小非线性引起的杂散分量； 3）减小fo/fc的比值（一般fo/fc1/3），以利于较好的滤除镜像频率； 4）适当提高D/A位数及查询表的长度，以减小相位噪声； 5）谨慎排板、布线，以减小各种泄漏和干扰；,数字直接合成器芯片 AD9850芯片的内部组成 AD9850是美国AD公司于1996年推出的DDS频率合成器芯片。它内部包含可编程DDS系统、DAC及独立的高速比较器，能实现全数字程控的频率合成器和时钟发生器。 图5-21是AD9850的功能框图。 AD9850芯片的引脚功能 AD9850共有28条引脚，其排列如图5-22所示 。 控制字格式及并行发送次序 表5-2表示了AD9850芯片40位控制字的安排 AD9850的典型应用 图5-23表示由AD9850构成的典型的时钟发生器框图。 图5-24表示了AD9850在频率合成器中使用的两个例子。,三种合成方法的比较,模拟合成法转换速度快,但电路复杂,难以集成; 数字直接合成法基于大规模集成电路和计算机技术,尤其适用于函数波形和任意波形的信号源; 从“相位”概念出发进行频率合成，可以输出不同初始相位的信号；可以输出各种不同形状的波形。 锁相频率合成转换速度慢,但输出频率范围很广、频率分辨力高（采用多环）、输出信号频谱纯度高。,八、任意波形发生器 组成： 传统的AWG原理框图如图5-34所示。,传统的AWG：采用可变时钟，存储器可分段； 适于产生复杂波形,基于DDS的AWG：适于产生分辨率高、幅度简单的波形,两类,主要技术指标： 1）幅度分辨力； 2）相位分辨力； 3）最高采样速率； 4）输出通道数； 5）输出幅度； 6）波形纯度； 7）直流偏移。,产生方法 ： 1）图形编辑法 2）数学方程法 直接利用输入的数学公式计算得