会员注册 | 登录 | 微信快捷登录 支付宝快捷登录 QQ登录 微博登录 | 帮助中心 人人文库renrendoc.com美如初恋!
站内搜索 百度文库

热门搜索: 直缝焊接机 矿井提升机 循环球式转向器图纸 机器人手爪发展史 管道机器人dwg 动平衡试验台设计

RS系列编译码器的设计与FPGA实现.docRS系列编译码器的设计与FPGA实现.doc -- 5 元

宽屏显示 收藏 分享

资源预览需要最新版本的Flash Player支持。
您尚未安装或版本过低,建议您

RS系列编译码器的设计与FPGA实现摘要本文介绍了RS255,223编译码器的实现,其中RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化,将所有的乘法器转化为加法器。RS译码器采用欧几里德算法,同时考虑到并行结构所需的硬件资源较多,译码器均采用串行结构实现。这些技术的采用大大提高了RS编译码器的效率,在保证速度的同时最大限度地减少了资源占用。关键词RS码卷积码欧几里德算法FPGA1引言RS码是一种有很强纠错能力的多进制BCH码,也是一类典型的代数几何码。它首先由里德Reed和索洛蒙Solomon应用MS多项式于1960年构造出来的。它不但可以纠正随机差错,而且对突发错误的纠错能力也很强,因此广泛用于差错控制系统中,以提高数据传输的可靠性。如今,RS255,223已被美国航天局和欧洲空间站在太空卫星通信的级联码系统中作为标准的外码以采用。2RS255,223编码器设计2.1RS255,223编码原理RSn,k码是一种非二进制的BCH码,工程上的RS纠错编码方式为RS255,223,该码的基本特性如下码类型系统码,非透明码字长度每个RS码字中包含n2J1255个RS符号2558bit检验位数nk2t纠错能力可纠任一个RS码字中的t16个RS符号差错码最小距离dmin2t1码的符号有限域GF(2J)中的元素,每个RS符号由J8bit构成,即GF(2)上的8维行向量码字中信息符号数目kn2t223个码字格式d1d2d3did223p1p2pkp32,其中di为第i个数据符号,pk为第k个校验符号域生成多项式有限域GF28在其特征域GF2上的生成多项式为F(X)X8X4X3X21其中F(X)为域生成多项式,X为多项式变量码生成多项式gxxaxa2...xa32式中,gx是码生成多项式ai是GFa8中一个元素。2.2RS255,223编码的FPGA实现应用Matlab中的符号乘法,得到RS(255,223)生成多项式中的32项乘法系数。结合域生成多项式生成的监督矩阵表a0,a1,a2a254,通过查表得到32项码生成多项式的系数a18,a251,a215a11,即因此,RS(255,223)编码器示意图如图1所示。图1RS(255,223)编码器示意图由于GF28上的RS码是2m进制码,GF28中的每个元素均可表示成它的自然基底1,的线性组合以乘a8为例可以表示为a8a0a1aa2a2a3a3a4a4a5a5a6a6a7a7a7a5a2aa6a4a1a5a7a2a1a4a7a6a3a21a3a7a6a5a3a2a6a5a4a2a1a5a4a3aa0a4a3a21a7a5a4a3a6a4a3a2a5a7a3a2a1a4a6a2a1a0a3a4a3a1a0a2a7a5a4a2a0a1a7a6a5a1a0a6a5a4a0综上推导,我们可以把所有的乘法器变化为加法器,即模二和的形式。如图2所示。用输入数据信息实例进行了仿真。即输入信息为0,1,2222,时,32个校验位输出为102,212,116,164,159,61,229,39,17,244,245,67,253,18,156,217,115,73,31,174,27,140,69,159,104,219,254,187,173,169,10,116。图2的加法器表示3RS255,223译码器设计译码器的实现主要包括下面四个流程伴随式计算、关键方程求解、钱搜索计算错误位置、福尼算法计算错误值。原理参考文献14。3.1伴随式计算定义伴随多项式为其系数为其中,n255,i132,α为x8x4x3x210所生成的GF28中的本原元。3.2关键方程求解定义错误位置多项式为错位值多项式为结合上一步求出的伴随多项式,根据RS码的性质,我们有称它为关键方程。上式可写成由Euclid算法3可以知道ωx是Sx与x2t1的最大公因子。同时,由简单的证明可知,只要假设U11,U00,V10,V01,即可利用每一次求到的qjx,来求出当前时刻的Ujx和Vjx,因此可以得到Euclid译码算法流程图如图3所示。当求出σx和ωx后,利用它们可以求出错误值,从而利用钱搜索,可找出错误位置,求出错误图样,从而实现译码。3.3钱搜索计算错误位置在上一步关键方程中求得σx后,接下来的问题是从工程观点看,如何简单地求出它的根即错误位置。1964年钱闻天提出了一个求σx根的使用方法,解决了这个问题。解σx的根,就是确定Rx中哪几位产生了错误。设Rxrn1xn1rn2xn2r1xr0,为了要检验第k位rnk是否错误,相当于译码器要确定αnk是否是错误位置数,这等于检验αnk是否是σx的根。若αnk是σx的根,则这样依此对每一个rnkk1,2,,n进行检验,就求得了σx的根,这个过程称为钱搜索。图3Euclid译码算法流程3.4福尼算法计算错误值RS译码的最后一步就是求错误值Yi。设实际产生的错误个数γ≤t,则由可知所以由于恒等式左边最高次数为2γ,故上式成为求σx的导数形式另xxi1,则上式成为所以令xxi1,则上式成为所以错误值注意上式可写成其中xi是错误位置对应的本原形式,σx和ωx分别是错误位置多项式和错误值多项式,σx为σx的一次导数。其中,σ1,σ3为错误位置多项式奇数项系数3.5RS255,223译码的FPGA实现3.5.1伴随式计算的实现伴随式计算电路结构如图4所示。图4中R0R254为译码输入。为了节省硬件资源,同时考虑到每个伴随式系数在计算上相互没有关系,故采用串行计算得到Si。具体做法为首先将译码输入R0R254写入到一个片内RAM,每计算一个伴随式,将其从RAM中串行读出,并进行迭代运算。图4伴随式计算电路3.5.2关键方程求解的实现在欧几里德Euclid算法3中,用到了多项式的除法和乘法运算,为了节省资源,必须利用一个有效的刷新办法对该除法器和乘法器进行实时刷新,使得每进行一次迭代后,除法器和乘法器中的内容及时更新,我们把3中的算法结构上做如下的改进在做多项式除法和乘法之前,先进行数据的并串转换。这样只要一个多项式除法器和一个乘法器就可完成该算法,在保证运算速度的同时也最大限度地节省了硬件资源。在下面的部分给出这两个模块的实现。1多项式除法器假设多项式Ax除以Bx的商为qx,余数为rx。若某次迭代时Ax的阶数为m,Bx的阶数为n,m≥n。由多项式除法原理可知,qxBn1Amxmn,每次同mn一起输出而rxAxBxqx是一个降次的过程,每降一次都需要将Ax用rx刷新,直到它的阶数小于Bx的阶数时,表明此次除法运算结束,用Bx和rx分别对Ax和Bx进行同步刷新,继续进行下一次除法运算。当rx的阶数小于或等于t时,算法中的除法迭代运算结束。在实现中有两点需要注意第一点是我们用两组固定长度的寄存器来存放Ax和Bx的系数,除了第一次初始化的时候需要给出它们的阶数外,以后每次它们的阶数都是由rx或上一次的Bx的阶数直接赋值,而由于每次rx是串行得到的,其阶数能通过判断每次的值是否为零累加得到第二点是每次在对存放Bx系数的寄存器进行更新时,应将Bx的最高位和Ax的最高位对齐,从而方便rx的求解,同时在用Bx对存放Ax系数的寄存器进行更新时应注意该操作带来的影响。整个多项式除法器的实现如图5所示。2多项式乘法器多项式乘法器将多项式除法运算的结果q和degq实时输入多项式乘法器,Ax赋初值1,Bx赋初值0,每完成一次除法运算,多项式除法器模块给此模块一个控制信号,Ax与Bx互换。迭代运算时代门关闭,输出无效当除法迭代结束时,多项式除法器模块的控制信号控制门打开,输出有效。多项式乘法器如图6所示。3.5.3钱搜索计算错误位置的实现在工程上,钱搜索过程可用图7所示的电路实现,它的工作过程如下1t个寄存器寄存σ1,σ2,,σt,当错误个数γltt,则σγ1σγ2σt0。2rn1正要从缓冲存储器读出之前,t个乘法器由移位脉冲控制乘法运算,且σ1α,σ2α2,,σtαt存在σ寄存器中,并送入A中进行运算和检验。若等于1,则A输出一个信号,控制门打开,把错误值Yn1与缓存器输出的rn1相减,得到rn1Yn1cn1。3rn1译完后,再进行一次相乘,此时σ1α2,σ2α22,,σtαt2存在σ寄存器中,并在A中进行相加运算和检验,对rn2进行纠错。4其余码元同2一样纠错。图5多项式除法器流程图图6多项式乘法器流程图图7Chien搜索电路并行以上的计算是并行计算的,我们在处理中,为了节省硬件资源而采用串行计算,需要把每次迭代的数储存起来,在这里使用了一个片内RAM,实时更新里面的内容,同时RAM的数据地址表示移位次数。当σ1σ16都移位完成之后,输出RAM数据为0的数据地址即移位次数表示错误位置。改进的串行计算部分电路图如图8所示。图8Chien搜索部分电路3.5.4福尼算法计算错误值的实现福尼算法计算错误值可以采用与钱搜索类似的电路实现。同样,在计算错误值多项式时,我们也采用串行计算,刷新片内RAM并累加得到,整个福尼算法的电路如图9所示。图9福尼算法电路4编解码性能测试与仿真(1)选取具有代表性的测试数据序列,把编码结果与matlab计算结果比较完全正确。(2)把编码器与译码器级联,确认译码器输出结果完全正确。(3)将编码器一组输出码字的任意16位出错作为译码器的输入,经过仿真16位均被纠正。(4)实现卷积4,3,3与RS255,223级联,确认输出结果正确。如图10所示,为卷积4,3,3与RS255,223级联的仿真图。图中rsin为RS编码器输入,rsout为编码器输出,jlianout为RS255,223卷积4,3,3级联编码输出,corr_code为RS255,223卷积4,3,3级联译码输出。图10RS255,223卷积4,3,3级联编码输出时序5FPGA资源分析本文RS255,223编译码器的设计通过Altera公司的QuartusⅡ软件开发平台上完成了功能仿真、编译综合并优化、布局布线、时序仿真等工作。本文选用CycloneⅡ系列器件的EP2C8T144C8,分别将上述译码器实际占用FPGA资源情况如表1所示。表1编译码器片内资源占用情况6结论本文介绍了RS255,223编译码器的设计以及FPGA实现,并通过了QuartusⅡ的功能仿真,布局布线和时序仿真。在30MHz的时钟频率下编译码器的数据吞吐率为240Mbps,译出一桢数据255byte需1.2ms,相比与目前的一些文献,占用的硬件资源较少且速度较快。FPGA的仿真测试表明译码的技术指标均符合要求,该设计不仅可以和别的FEC技术结合,提供强大的纠错能力,而且也可以专门用于ASIC设计中。
编号:201312182204504123    大小:32.00KB    格式:DOC    上传时间:2013-12-18
  【编辑】
5
关 键 词:
管理 组织 经营
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
  人人文库网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

当前资源信息

4.0
 
(2人评价)
浏览:11次
abingge上传于2013-12-18

官方联系方式

客服手机:13961746681   
2:不支持迅雷下载,请使用浏览器下载   
3:不支持QQ浏览器下载,请用其他浏览器   
4:下载后的文档和图纸-无水印   
5:文档经过压缩,下载后原文更清晰   

相关资源

相关资源

相关搜索

管理   组织   经营  
关于我们 - 网站声明 - 网站地图 - 友情链接 - 网站客服客服 - 联系我们
copyright@ 2015-2017 人人文库网网站版权所有
苏ICP备12009002号-5