[教育学]关关雎鸠 南邮 微电子导论课件 ch4

第四讲微电子工艺基础,芯片制造流程,目录,微电子工艺技术图形转换技术掺杂技术制膜技术集成电路工艺流程双极工艺流程CMOS工艺流程,图形转换技术,图形转换：将设计在掩膜版上的图形转移到半导体单晶片上。,底片相纸,光刻技术,4.1.1 图形转换技术,光刻基本步骤,4.1.1 图形转换技术,光刻胶,定义：胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。特性：光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。,4.1.1 图形转换技术,光刻胶的分类,正胶：曝光前不溶，曝光后可溶。分辨率高，在超大规模集成电路工艺中用途最广。负胶：曝光前可溶，曝光后不溶。分辨率差，适于加工线宽3m的线条。,正胶,负胶,4.1.1 图形转换技术,常见曝光方法,接触式曝光： 分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。,光源,光学系统,4.1.1 图形转换技术,常见光刻方法,接近式曝光： 在硅片和掩膜版之间有一个很小的间隙(1025m)，可以大大减小掩膜版的损伤，分辨率较低。,光源,光学系统,4.1.1 图形转换技术,常见光刻方法,投影式曝光： 利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，分辨率高，自动化程度高。目前用的最多的曝光方式。,光源,光学系统,光学系统,4.1.1 图形转换技术,光刻设备,4.1.1 图形转换技术,刻蚀技术,湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。,4.1.1 图形转换技术,湿法腐蚀：,湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀优点是选择性好、重复性好、生产效率高、设备简单、成本低缺点是钻蚀严重、对图形的控制性较差。,4.1.1 图形转换技术,干法刻蚀：等离子刻蚀,等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差。,4.1.1 图形转换技术,干法刻蚀：反应离子刻蚀,反应离子刻蚀(Reactive Ion Etching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。兼有各向异性和选择性好的优点。是VLSI工艺中应用最广泛的主流刻蚀技术。,4.1.1 图形转换技术,目录,微电子工艺技术图形转换技术掺杂技术制膜技术集成电路工艺流程双极工艺流程CMOS工艺流程,杂质掺杂,掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触。磷(P)、砷(As) N型硅硼(B) P型硅掺杂工艺：扩散、离子注入,4.1.2 掺杂技术,扩散,分类：固态源扩散、液态源扩散、气态源扩散原理：,4.1.2 掺杂技术,扩散步骤,1)氧化,硅,SiO2,含杂质玻璃层,预扩散层,3)预扩散,4)去玻璃,4.1.2 掺杂技术,6)去氧化层,2)光刻,扩散后的杂质分布,纵向距离,杂质浓度,横向距离,杂质浓度,W,Xj,0.8Xj,0.8Xj,NA,ND,NA,ND,4.1.2 掺杂技术,离子注入,离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。离子注入三要素：杂质类型、注入能量、注入剂量,4.1.2 掺杂技术,SiO2,离子注入步骤。,1)氧化,硅,3)粒子注入,4)去光刻胶,2)光刻,光刻胶,5)热处理,4.1.2 掺杂技术,5)去氧化层,退火后的杂质分布,纵向距离,杂质浓度,横向距离,杂质浓度,W,Xj,0.8Xj,0.8Xj,W,0.8Xj,0.8Xj,Xj,ND,NA,NA,ND,NA,ND,4.1.2 掺杂技术,粒子注入的特点,掺杂的均匀性好。温度低：小于600。可以精确控制杂质分布。可以注入各种各样的元素。横向扩展比扩散要小得多。可以对化合物半导体进行掺杂。,4.1.2 掺杂技术,目录,微电子工艺技术图形转换技术掺杂技术制膜技术集成电路工艺流程双极工艺流程CMOS工艺流程,制膜技术,氧化技术制备二氧化硅。化学气相淀积技术制备单晶硅、多晶硅、二氧化硅、氮化硅等无机膜和W、Mo等部分金属膜。物理气相淀积技术制备金属薄膜，如Al、Cu等。,4.1.3 制膜技术,氧化技术,二氧化硅的性质：SiO2是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应。氧化层的作用：在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分。扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层。作为集成电路的隔离介质材料。作为电容器的绝缘介质材料。作为多层金属互连层之间的介质材料。作为对器件和电路进行钝化的钝化层材料。,4.1.3 制膜技术,热氧化法,干氧氧化氧化层致密、均匀性、重复性好，但速度慢、温度高。湿氧氧化温度低、速度快，但氧化层疏松，与光刻胶附着性差。干氧湿氧干氧(简称干湿干)氧化法。,4.1.3 制膜技术,化学气相淀积（CVD）,Chemical Vapor Deposition，通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程CVD技术特点：具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等。,4.1.3 制膜技术,化学气相淀积CVD,优点：设备简单、膜生长速率快、易于生产。缺点：膜的均匀性、台阶覆盖性不好。,常压化学气相淀积（APCVD）,温度：300-500，大气压：105Pa,4.1.3 制膜技术,化学气相淀积CVD,优点：台面覆盖性好、成膜均匀、致密。缺点：淀积速度慢。,低压化学气相淀积（LPCVD）,温度：400-800，大气压：10-2Pa,4.1.3 制膜技术,化学气相淀积CVD,优点：成膜温度低、膜生长速率快。缺点：薄膜质量差于LPCVD。,等离子体增强化学气相淀积（PECVD）,温度：200-400，大气压：10-2Pa,4.1.3 制膜技术,物理气相沉积PVD,蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种。,4.1.3 制膜技术,物理气相沉积PVD,溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上。,真空泵,Ar离子,溅出靶的金属原子,金属靶,淀积在基片上的金属原子,硅基片,高压电源,4.1.3 制膜技术,集成电路工艺,图形转换：光刻：接触光刻、接近光刻、投影光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：扩散：固态源、液态源、气态源离子注入制膜：氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射,4.1 集成电路工艺技术,作业,简述光刻的基本过程。简述二氧化硅的特点和在集成电路中的作用。简述各种CVD工艺的特点和优缺点。在杂质浓度ND31016cm3的硅中按照如下工艺进行掺杂，若再扩散后硼掺杂和磷掺杂的y方向浓度分布分别为NA(y)=(18-5104y)1016cm3和ND(y)=(3-2104y)1017cm3 ，试求横向扩散差x为多少微米？,1)硼预扩散,2)磷预扩散,3)再扩散,x,x,y,4.1 集成电路工艺技术,目录,微电子工艺技术图形转换技术掺杂技术制膜技术集成电路工艺流程双极工艺流程CMOS工艺流程,N埋层双极工艺流程,P型基片,NPN晶体管,4.2.1 N埋层双极工艺,N埋层双极工艺流程,N埋层制作,氧化,光刻埋层M1,磷注入,去氧化层,4.2.1 N埋层双极工艺,N埋层双极工艺流程,外延层生长,N型硅外延,4.2.1 N埋层双极工艺,N埋层双极工艺流程,隔离扩散,光刻隔离区M2,氧化,推阱,硼注入,去氧化层,4.2.1 N埋层双极工艺,N埋层双极工艺流程,P型基区制作,光刻基区M3,去除氧化层,硼注入、推阱,氧化,4.2.1 N埋层双极工艺,N埋层双极工艺流程,N发射区制作,光刻发射区M4,去除氧化层,磷注入、推结,氧化,4.2.1 N埋层双极工艺,N埋层双极工艺流程,接触孔和引线制作,光刻接触孔M5,光刻引线M6,溅射铝,氧化,4.2.1 N埋层双极工艺,目录,微电子工艺技术图形转换技术掺杂技术制膜技术集成电路工艺流程双极工艺流程CMOS工艺流程,N阱CMOS工艺流程,P型基片,N阱CMOS,4.2.2 N阱CMOS工艺,N阱CMOS工艺流程,N阱制作,光刻N阱区M1、刻蚀SiO2,磷注入、推阱,氧化,氧化,4.2.2 N阱CMOS工艺,N阱CMOS工艺流程,场区制作,氧化,光刻场区M2、刻蚀Si3N4,淀积Si3N4,去氧化,4.2.2 N阱CMOS工艺,N阱CMOS工艺流程,场区制作,高压氧化,刻蚀SiO2,刻蚀Si3N4,刻蚀SiO2,4.2.2 N阱CMOS工艺,N阱CMOS工艺流程,栅氧化层制作,光刻栅区M3、刻蚀多晶硅,淀积多晶硅,4.2.2 N阱CMOS工艺,N阱CMOS工艺流程,源漏制作,磷离子注入,N区光刻M4,P+区光刻M