【本科优秀毕业设计】基于锁相环的可编程信号发生器

毕业设计（论文）基于锁相环的可编程信号发生器摘要文章研究一种利用锁相环频率合成技术和数字波形合成技术组成的程控低频正弦波信号发生器,频率分辨率01HZ输出正弦波频率和幅值的精度高，稳定性好，且失真度很低，电路简单，可靠，便于程控，可作为标准正弦信号源应用于高准确度仪表中本文首先介绍了研究课题的背景，既频率合成技术的发展，应用，现状。然后介绍了信号发生器的相关知识，锁相环技术和直接频率合成计数的功能和应用。在第二章介绍了关于频率合成、锁相环频率合成、DDS频率合成、PLLDSS频率合成等的基本理论。然后分析了PLLDSS频率合成系统在具体设计中应该考虑的问题。最后在第三章详细叙述了本课题采用的方案、各个模块的功能实现、实际设计中应该注意的问题。本文所采用的PLLDSS频率合成方法可以将DDS的超高频率分辨率、高频率精确度、容易实现程控等优点与锁相环良好的窄带跟踪滤波特性相结合，从而实现系统所要求的宽带扫频功能及相应的技术指标。关键词锁相环DDS频率合成标准正弦波ABSTRACTTHISPAPERSTUDIESAPROGRAMCONTROLLEDLOWFREQUENCYSINUSOIDALGENERATORBYMEANSOFPHASELOCKEDLOOPFREQUENCYSYNTHESIZERANDDIGITALWAVESYNTHESIZERTECHNOLOGYITSFREQUENCYDISTINGUISHRATIOIS01HZOUTPUTSINEWAVEFREQUENCYANDRANGEISHIGHPRECISION,WELLSTABILTYANDATMUCHLOWDISTORTIONTHECIRCUITISSIMPLE,RELIABLEANDPROGRAMMABLECONTROLLEDITCANBEUSEDINHIGHACCURACYDEVICEASSTANDARDSINEWAVESIGNALGENERATORTHISARTICLEFIRSTINTRODUCEDTHERESEARCHSUBJECTBACKGROUND,ALSOFREQUENCYSYNTHESISTECHNOLOGYDEVELOPMENT,APPLICATION,PRESENTSITUATIONTHENINTRODUCEDTHESIGNALGENERATINGDEVICERELATEDKNOWLEDGE,THEPHASELOCKEDLOOPTECHNOLOGYANDTHEDIRECTFREQUENCYSYNTHESISCOUNTINGFUNCTIONANDTHEAPPLICATIONTHEBASICTHEORIESOFTHEFREQUENCYSYNTHESIS,PLL,DDS,DDSPLLAREINTRODUCEDATTHESECONDCHAPTERINTHISPAPERSUBSEQUENTLY,SOMEQUESTIONSABOUTTHEDESIGNOFTHESYSTEMONFREQUENCYSYNTHESISAREDISCUSSEDATLAST,THESCHEMEOFSUBJECT,THEFUNCTIONALREALIZATIONOFEACHMODULE,SOMEQUESTIONSWHICHMUSTBEPAYMUCHATTENTIONINTHESYSTEMDESIGN,THEHYBRIDFREQUENCYSYNTHESISTECHNOLOGY一DDSPLLUSEDINTHESUBJECTHAVEMANYADVANTAGESUSINGTHISMETHOD,THEMERITSOFDDSSUCHASSUPERFINEFREQUENCYRESOLUTION,HIGHFREQUENCYACCURACY,EASYPROGRAMMEDCANBEINCOMBINATIONWITHTHEEXCELLENTCHARACTEROFNARROWBANDTRACINGFILTERMERITSOFPLLTHEREBY,THEWIDEBANDSWEEPFUNCTIONANDSPECIFICATIONOFTHESYSTEMCANBEREALIZEDKEYWORDSPLL,DDS,FREQUENCYSYNTHESIS，STANDARDSINEWAVE目录摘要IABSTRACTII第1章绪论111课题背景112信号发生器简介213锁相环（PPL）及直接数字频率合成（DDS）技术简介4131锁相环技术4132直接数字频率合成技术814本章小结8第2章电路的主要部件及原理921锁相环的结构及基本原理922锁相环路的各部件及其数学模型11221鉴相器12222环路滤波器12223压控振荡器13224锁相环的数学模型1423DDS的基本原理1724本章小结18第3章电路设计1931频率合成部分1932波形生成部分2833本章小结33结论34参考文献35致谢36附录1I附录2IV附录3VIII附录4XIX第1章绪论11课题背景随着电子技术在各个领域的应用，人们对信号源的频率稳定性和准确性的要求越来越高，一般振荡器是不能满足的。于是出现了晶体振荡器等高稳定的标准信号发生器。但是，它们的频率往往是单一的或只能在一个很小范围内微调。当要求在相当宽的频率范围内提供很多高精度的频率点时，就需要用频率合成技术来完成这一任务。频率合成是将一个高稳定度和高准确度的标准频率源，按照某种原则，在电路上进行变换和处理，产生同样稳定度和准确度的大量离散频率点的技术。而按此原理组成的设备或仪器称为频率合成器。频道资源随着通信事业的发展日显珍贵,这就要求信号发生器提供的通信频率更具高精度、高稳定度,而常规的信号发生器无法满足这种要求,为此,频率合成技术飞速发展。早期的频率合成是由一组晶体组成的晶控振荡器来实现的，晶体由人工接入或断开，让它们产生的频率互相之间进行混频，以获得更多的频率点。例如由十个晶体振荡器产生的不同频率信号，进行一次混频，取其和频，可得到45个频率点；再取其差频，又可以获得45个频率点；在考虑它们本身的十个频率点，则可得到一百个频率点，其输出信号的频率准确度和稳定度主要由晶体来稳定，很少与电路有关。有时为了满足一定的频率覆盖，加入一个小范围连续调谐的振荡器。这种方法习惯上称为多晶体合成法，又成非相干合成法。这种方法的缺点是使用了大量晶体，同时需要采用混频滤波技术，合成过程中极易产生互调成分，使输出频率不纯净。目前，大部分的频率合成器几乎毫无例外的是使用一个标准频率源（晶体振荡器）合成多个频率点的合成法，这种方法又可分成两大类直接合成法和间接合成法。早期的频综器是把一个或多个基准频率通过倍频、分频、混频等电路措施来实现频率的算术运算，最后合成所需的频率，并用窄带滤波器选出。因为这种频率合成方法是对频率进行直接的加减乘除运算，所以就也称为直接频率合成技术DS,DIRECTSYNTHESIS，也即第一代频率合成技术。它的特点是需要大量的晶体、滤波器、混频器等硬件，所以难于集成，但其优点是频率捷变的时间短。在第一代频率合成技术中，如何抑制谐波及组合频率是设计直接频率合成器首要关注但也是很难解决的问题。故在其之后又出现了间接频率合成，这便是利用锁相环PLL,PHASELOCKEDLOOP构成的频率合成器。它被称为第二代频率合成技术。早期的PLL频率合成器使用模拟锁相环，后来又出现了全数字锁相环和数模混合的锁相环。数字鉴相器、分频器加模拟环路滤波、压控振荡器的混合锁相环是目前最为普遍的PLL频率合成组成方式。通过对PLL中的VCO输出进行可编程的数字分频后再进行鉴相，很容易实现多频点的输出。与直接频率合成不同的是，锁相频率合成的系统分析重点放在PLL的跟踪、噪声、捕捉性能和稳定性的研究上，而不是放在组合频率的抑制上。PLL频率合成技术的优点是具有极宽的频率范围，良好的寄生抑制性能，输出频谱纯度很高，而且输出频率易于程控。PLL频率合成的主要缺点是频率转换时间较长，从而实现快速跳频很困难此外，如果PLL的输出要想实现细步长则将会恶化输出频谱的相位噪声，故PLL实现高分辨率比较困难。PLL频率合成器的三个主要指标是相位噪声、鉴相杂散和跳频速度。随着数字信号理论、计算机技术、DSP技术及微电子技术的发展，在频率合成领域诞生了一种革命性的技术，这便是二十世纪七十年代出现的直接数字频率合成技术DDS,DIRECTDIGITALSYNTHESIS1971年，JTIERNEY和CMRADER等人在数字频率合成器一文中首次提出了一种新型的频率合成技术一直接数字频率合成DDS的概念。从而揭开了频率合成技术发展的新篇章，这标志着频率合成技术迈进了第三代。DDS技术是利用数字方式累加相位，再以相位和来查询正弦函数表得到正弦波的离散数字序列，最后经D/A变换形成模拟正弦波的频率合成方法。DDS频率合成技术的优点是具有超高的捷变速01US，超细的分辨率可达LUHZ，以及相位的连续性，可以输出宽带的正交信号，容易实现线性调频和其它各种频率、相位、幅度调制，输出频率的稳定度及相噪等指标与系统时钟相当，全数字化便于单片集成等优良性能。因此在短短二三十年时间里，得到了飞速的发展和广泛的应用。12信号发生器简介信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形,如三角波、锯齿波、矩形波（含方波）、正弦波的电路被称为函数信号发生器。函数信号发生器在电路实验和设备检测中具有十分广泛的用途。例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的振荡器。函数信号发生器的实现方法通常有以下几种（1）用分立组件组成的函数发生器通常是单函数发生器且频率不高，其工作不很稳定，不易调试。（2）可以由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生。早期的函数信号发生器IC，如L8038、BA205、XR2207/2209等，它们的功能较少，精度不高，频率上限只有300KHZ，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。（3）利用单片集成芯片的函数发生器能产生多种波形，达到较高的频率，且易于调试。鉴于此，美国马克西姆公司开发了新一代函数信号发生器ICMAX038，它克服了（2）中芯片的缺点，可以达到更高的技术指标，是上述芯片望尘莫及的。MAX038频率高、精度好，因此它被称为高频精密函数信号发生器IC。在锁相环、压控振荡器、频率合成器、脉宽调制器等电路的设计上，MAX038都是优选的器件。（4）利用专用直接数字合成DDS芯片的函数发生器能产生任意波形并达到很高的频率。但成本较高。产生所需参数的电测试信号仪器。按其信号波形分为四大类正弦信号发生器。主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等。按其不同性能和用途还可细分为低频（20赫至10兆赫）信号发生器、高频（100千赫至300兆赫）信号发生器、微波信号发生器、扫频和程控信号发生器、频率合成式信号发生器等。函数（波形）信号发生器。能产生某些特定的周期性时间函数波形（正弦波、方波、三角波、锯齿波和脉冲波等）信号，频率范围可从几个微赫到几十兆赫。除供通信、仪表和自动控制系统测试用外，还广泛用于其它非电测量领域。脉冲信号发生器。能产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其它脉冲数字系统的性能。随机信号发生器。通常又分为噪声信号发生器和伪随机信号发生器两类。噪声信号发生器主要用途为在待测系统中引入一个随机信号，以模拟实际工作条件中的噪声而测定系统性能；外加一个已知噪声信号与系统内部噪声比较以测定噪声系数；用随机信号代替正弦或脉冲信号，以测定系统动态特性等。当用噪声信号进行相关函数测量时，若平均测量时间不够长，会出现统计性误差，可用伪随机信号来解决本次设计所要求的电路是基于锁相环频率合成技术，通过单片机控制产生频率范围在25600HZ至256000HZ的脉冲信号，再利用直接数字合成原理产生范围在40HZ至400HZ的正弦信号。13锁相环（PPL）及直接数字频率合成（DDS）技术简介131锁相环技术1311锁相技术的发展和研究现状锁相环为无线电发射中使频率较为稳定的一种方法,主要由压控振荡器，鉴相器，低通滤波器等组成。压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与参考晶体振荡器所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则鉴相器输出一个与相位误差形成比例的误差电压经低通滤波器，取出其中缓慢变化的直流电压分量去控制VCO,直到相位差恢复，达到锁频的目的。锁相环是利用误差信号的反馈作用能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电路。锁相技术是实现相位自动控制的一门科学，是专门研究系统相位关系的新技术从30年代发展开始，至今己逐步渗透到各个领域，早期是为了解决接收机的同步接收问题，后来应用在了电视机的扫描电路中，特别是空间技术的出现极大推动了锁相技术的发展。近来，锁相技术的应用范围己大大拓宽了，从通信、导航、雷达、计算机自至家用电器。与此同时相电路的结构也从基本的两阶发展到了三阶或更高阶，从单环发展到了复合环，其中鉴频鉴器辅之以电荷泵所构成的锁相环路因其具有易于集成、锁定速度快、锁定范围宽等优点，成为如今广泛应用的一种结构。对锁相原理的数学理论描述方面，可追溯到20世纪30年代。1932年，在己经建立的同步控制理论基础上，BELLESCIZE提出了同步检波理论，第一次公开发表了对锁相环路PLL的数学描述。众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送到检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送的信号。而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。而要保持两个振荡信号频率相等，则必然要使这两个信号的相位差保恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论础。但当时，这一理论并未得到普遍重视，自到1947年，锁相技术才第一次得到实际的应用在电视机的水平扫描线的同步装置中。50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，LINDSY和CHARLES在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线性理论分析，自到目前，各国学者仍在对锁相理论和应用进行着广泛而深入的研究。由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。自到20世纪70年代，随着集成电路的发展，开始出现集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。如今，PLL主要应用在调制解调、频率合成、彩色电视机色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。锁相环的研究一直是学术界的一个研究重点，由于条件所限，国内对于锁相环的研究主要停留在理论方面，高性能锁相环的产品基本依赖进口。而在国外，锁相环技术则在不发展，从最初采用分离器件到采用集成电路，从采用双极工艺到使用CMOS上艺，从需要挂电阻和电容到锁相环完全集成在一块芯片上，并且作为嵌入式IP核应用在大的数字系统中随着ASIC芯片电源电压下降，使得电源电压与核心薄氧化器件的闽值电压相比裕量有限从而使模拟电路设计，尤其是低噪声低电压锁相环的设计变得非常困难。因而，当前锁相环的设计关键集中在高速、低电压、低噪声方面。目前国外的锁相环产品大多采用33V电源电压的CMOS工艺，工作频率可从100MHZ一直达到24GHZ,输出噪声周期到周期在几十皮秒左右。锁相环路在频率合成里的应用，仅仅是它在电子技术领域中应用的一个方面。实际上，由于锁相环路是在相位上实现自动锁定的控制系统，在锁定下，它表现出两个非常突出的特性，即载波跟踪特性和调制跟踪特性。目前，锁相技术的应用已经几乎遍及整个电子技术领域，从空间探测，卫星与导弹的跟踪测距、雷达、导航、通信、计算机、激光到电讯仪表，以及近年来一些工业生产部门，冶金、水文地质、电力、机械加工、生产自动化和家用电器等方面都广泛的使用锁相技术，完成诸如频率合成、窄带滤波、相干解调、自动频率控制、位同步、自动调谐、作微波固态频率源与功率放大器，标准频率源，测距与测速等多种功能。锁相环路在电子技术的各个领域中应用的如此广泛，说明它已经成为电子设备中的常用基本部件。为了便于调整，降低成本和提高可靠性，在各种电子设备中发挥更好的作用，迫切要求能集成化、数字化、小型化和通用化。国外自六十年代末第一个锁相集成产品问世以来，几十年间发展极为迅速，产品种类繁多，工艺日新月异。目前，除某些特殊用途的锁相环路外，几乎全部集成化了，并产生出数百个品种。国内虽然起步较晚，但在锁相合成电路的生产上，也取得了可喜的进展。锁相集成电路由于性能优良，价格便宜，使用方便，正在为许多电子设备所应用。当前集成锁相环路已成为锁相技术取得重要进展的新标志1312锁相环的优良性能基本的锁相环路具有如下三个突出的特性第一是载波跟踪特性，第二是调制跟踪特性，第三是低门限特性。（1）载波跟踪特性无论输入锁相环路的信号是己调制或未调制的，只要信号包含着载波频率成分，就可将锁相环路设计成一个窄带跟踪滤波器，跟踪输入信号载波成分的频率与相位变化，环路输出信号就是需要提取或复制的载波信号，这种特性称为环路的载波跟踪特性。应该指出，载波跟踪特性包含着三重含义一是窄带，窄带可以有效地滤除噪声与干扰，而环路主要是利用环路滤波器的低通特性来实现高频窄通带的，这比之制作普通的窄带滤波器要容易得多。在高载频上，用锁相环路可将通带做到1HZ或几HZ那样窄，这是普通滤波器难以实现的。二是跟踪，跟踪载波频率的飘移变化，可保证窄带的实现。普通的带通滤波器无法跟踪，因此它的通频带宽度必须计及频率漂移范围。三是可将弱载波频率成份放大为强信号输出。由于环路输出的是压控振荡器的信号，它是弱载波成分的频率与相位的真实复制品，其强度比输入载波成分要大得多。载波跟踪特性在空间应用、通信与微弱信号接收技术中有着重要与广泛的应用。（2）调制跟踪特性所谓调制跟踪特性，即让环路有适当宽度的低频通带，使压控振荡器输出信号的频率或相位跟踪输入调频或调相信号的频率与相位变化。运用这种特性，再与环路的低门限特性相结合，可制出低门限的调频与调相器，以及其他形式的相干解调器。（3）低门限特性锁相环不像一般的非线性器件那样，门限取决于输入信噪比，而是由环路信噪比决定。一般环路通频带总比环路输入端的前置通频带窄得多，较高的环路信噪比可取得低门限性能。这样，将环路设计成窄带，就可把淹没在噪声中的微弱信号提取出来，而环路用于解调、调频、调相信号，可取得门限扩展的效果，用于解调移相键（PSK与移频键控（FSK等数字调制信号，可使误码率降低。正是由于上述三个突出的特性，使得锁相技术在无线电领域中得到广泛的应用。目前锁相技术已经形成一门比较系统的理论科学，它的应用遍及整个无线电领域，总结起来，最主要的应用范围概括起来有以下十大方面（1）频率合成与频率变换；（2）自动频率调谐跟踪；（3）模拟和数字信号相干解调；（4）AM波的同步检波；（5）数字通信中的位同步提取；（6）锁相稳频、信频和分频；（7）锁相测速与测距；（8）锁相FM（PM）调制与解调；（9）微波锁相频率源；（10）微波锁相功率放大。锁相环路种类繁多，大致可分类如下，按输入信号要求分（1）恒定输入环路用于稳频，频率合成等系统；（2）随动输入环路用于跟踪解调系统。按环路组成部件分（1）模拟锁相环路环路部件全部采用模拟电路；（2）取样锁相环路采用取样保持鉴相器的锁相环路；（3）数字锁相环路环路部件部分或全部采用数字电路；（4）集成锁相环路全部环路部件全部做在一片单块集成电路中。132直接数字频率合成技术直接数字频率合成DDSDIGITALDIRECTFREQUENCYSYNTHESIS技术是一种新的频率合成方法，是频率合成技术的一次革命，JOSEPHTIERNEY等3人于1971年提出了直接数字频率合成的思想，但由于受当时微电子技术和数字信号处理技术的限制，DDS技术没有受到足够重视，随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展，DDS技术日益显露出它的优越性DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。DDS有如下优点频率分辨率高，输出频点多，可达N个频点N为相位累加器位数；频率切换速度快，可达US量级；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。本次设计采用DDS原理合成正弦波。14本章小结本章介绍了频率合成计数的发展历史，信号发生器的应用和发展，及PLL和DDS技术的形成，发展，应用和优缺点。对设计的整体概念做个阐述。第2章电路的主要部件及原理21锁相环的结构及基本原理图21图（21）是锁相环的基本方框图【2】，它主要由电压控制振荡器（简称压控振VCO）,鉴相器，低通滤波器和参考频率源（晶体振荡器）所组成。当压控振的频率由于某种原因而发生变化时，必然相应的产生相位VF变化。这个相位变化在鉴相器中与参考晶体振荡器的稳定相位（对应于频率）相比较，使鉴相器输出一个与相位误差成比例的误差电压，RFDVT经过低通滤波器，取出其中缓慢变动的直流分量用来控制压控振荡器CVT中的压控组件数值（通常是改变变容二极管的电容量）而这压控组件又是VCO振荡回路的组成部分，结果压控组件电容量的变化将VCO的输出频率又拉回到稳定值上。这样，VCO的输出频率稳定度即由参考晶体振荡器决定，这时我们称环路处于锁定状态。瞬时频率与瞬时相位的关系是（2/TDT1）（2OTT2）式中，为初始相位。由上面的讨论已知，加到鉴相器的两个振荡信O号的频率差为此时的顺势相位差为RVTEOTTD可分成两种情况来讨论1）若，则，由式（2）得VR0T（2EOT3）压控振荡器VCO鉴相器（PD参考晶体振荡器低通滤波器（LFDVFRFVTVTCVTDVT输出由此可知，当两个振荡器频率相等式，他们的顺势相位差是个常数。若，则由公式（1）得0ET0EDTT亦即（2RV4）由此可知，当两个振荡信号的瞬时相位差为一个常数时，二者频率定然相等。从以上的简单分析可以得到关于锁相环的重要概念当两个振荡信号频率相等时，则它们之间的相位差保持不变反之，若两个振荡信号的相位差是个恒定值，则它们的频率必然相等。根据上面概念可知，锁相环路在锁定后，两个信号频率相等，但二者之间存在着恒定的相位差（稳态相位差）。稳态相位差经过鉴相器转变为直流误差，通过低通滤波器去控制VCO，使与同步。VR在闭环的条件下，如果由于某种原因使VCO的角频率发生变化，V设变动量为，那么，由式22可知，这两个信号之间的相位差不再是恒定值，鉴相器输出的电压也就跟着发生改变。这个变化的电压使VCO的频率不断改变，直到为止。这就是锁相环的基本原理。RV下面再通过矢量图进一步分析锁相环的原理如图22【7】IUVVI图22锁相环路的跟踪原理图锁相环是以消除频率误差为目的的反馈控制电路，利用相位误差电压信号实现无频差的频率跟踪目的如图22所示，是一个实现相位自动锁定的控制系统。设旋转矢量和分别表示鉴相器的输入参考信号和IUVIUT压控振荡器输出信，它们的瞬时角速度和瞬时角位移分别为，VUT和，显然只有当两个旋转矢量以相同角速度旋转VTITYTV时,它们之间的相位差才能保持恒定值。鉴相器将此恒定相位差变换成对应的直流电压，去控制VCO的振荡角频率，使其稳定地振荡在与输入参V考信号相同的角频率上。这种情况称之为锁定反之,两者角频率不相等，I相位差不恒定，则称为失锁若某种因素使偏离了，比如说，I，则比旋转得慢一些,瞬时相位差将随时间增大,VIVUIIVT则鉴相器产生的误差电压也相应变化该误差电压通过环路滤波器实际上是一个低通滤波器）后，作为控制电压调整VCO的振荡角频率，使其增大，因而瞬时相位差也将减小。经过不断地循环反馈，矢量的旋转角速度逐IU渐加快，直到与旋转角度相同,重新实现，这时环路再次锁定，IV瞬时相位差为恒值，鉴相器输出恒定的误差电压。022锁相环路的各部件及其数学模型锁相环原理图如下鉴相器压控振荡器环路滤波器输入信号UI输出信号UO比较信号UO误差电压U控制电压UDF1F2图23锁相环原理图221鉴相器锁相环中的鉴相器又称为相位比较器，它是用来鉴别输入信号与输IU出信号之间的相位差，并输出误差电压。中的噪声和干扰成分被0UDU低通性质的环路滤波器滤除，形成压控振荡器（）的控制电压。VCOCU作用于压控振荡器的结果是把它的输出振荡频率拉向环路输入信号CU0F频率，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电IF压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。用相位比较器对两个输入信号（即和）的相位进行比较。一般情况下，IU0输出电压和两个输入信号相位差的关系为。可以看SINKDET出，当环路锁定时，输出电压是一直流电压，并比例于这两个输入信号的相位差。鉴相器的输出电压与两个输入信号的相位误差有着对应关系，可以说一个理想的模拟相乘器可以看作是鉴相器，因为在它的两个输入4分别加上正弦输入信号与压控振荡器的正弦输出，则它的输出电压IVT0TV与它的两个输入信号相位差存在以下关系。DVTETDTSINKET具有相乘特性的器件很多，这里只给出乘法器作为鉴相器的一个通用数学模型，供分析环路使用。222环路滤波器在通信设备中，频率合成器无论是用作发射机的激励信号源，或者接收机的本地振荡信号源，还是单独作为无线电测量设备中的标准信号发生器时，都应保证很低的相位噪声，否则通信质量就无从谈起。因此必须根据指标要求选择高性能的频率合成器芯片和低噪声的以及设计滤波特VCO性良好的环路滤波器。环路滤波器的作用是抑制鉴相器输出电压中的载频分量和高频噪声，降低由控制电压的不纯而引起的寄生输出。由于各VCO种杂散干扰信号在环路中所影响的位置不同，因此所表现的噪声特性也有所不同，这样在设计环路滤波器时就需要具体分析干扰来源，合理选择滤波器参数，以获得最佳的滤波性能用环路滤波器滤除相位比较器输出误差电压中的高频成分，起滤波平滑作用，并保证环路稳定，改善环路跟踪性能和噪声性能。环路滤波器是锁相环正常工作中不可忽视的部分，它的时间常数限制了系统跟踪输入信号频率变化的速度，同时也限制了捕捉范围。另外，环路滤波器还能帮助防止噪声电压干扰环路的正常工作，这是由于存储在环路滤波器上的电容能帮助很快重新捕获因噪声尖峰或其他瞬态效应而丢失的信号。因而，在构成锁相环电路时，低通滤波器的取值既要考虑到响应输入信号的中心频率，同时又要照顾到它的最高频率和最低频率。这样，锁相环才能工作在VT0CVT最佳状态。环路滤波器通常由RC元件和运算放大器组成。由于环路滤波器是一个线性电路，所以可用传递函数或传输算子进行分析。环路滤FSFP波器的传递函数为/CVDS式中是输入电压的拉氏变换；DVSDT是输出电压的拉氏变换C常用的环路滤波器有RC积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种223压控振荡器用压控振荡器把控制电压转换为相位，起振频率受环路滤波器输出电压的大小控制，相位随输入信号相位变化而变化，并保持环路相位跟CVT踪。压控振荡器是频率受控制电压控制的振荡器，它是一种电压频CT率变换器。不论以何种振荡电路和何种控制方式构成的振荡器，它的特性总可以用瞬时频率与控制电压之间的关系曲线来表示。如图22V图24瞬时频率V与控制电压VC之间的关系曲线由图可以看出，当不加控制电压（即0），振荡器振荡在固有频率CV上。此曲线以为中心，应在较大的范围内与成线性关系。在此00C线性范围内，特性曲线可用下列方程表示VTT0KT其中，是特性曲线的斜率，它表示在单位控制电压作用下压控振荡0K器频率变化的大小。因此又称为压控振荡器的控制灵敏度或增益系数。把输出相位与控制电压之间的关系写成算子形式，即2TCVT/20KP224锁相环的数学模型将鉴相器、环路滤波器、压控振荡器三个基本部件的模型按锁相环组成连接起来，可得图25锁相环路线性模型由图（25）【2】可得/ET1T10KCVTP1T0KFPDVTP/0DVFPSINE令DT，则/DTP/TDT另外，式中实际上就是线性化鉴相器的增益，因此，上式又可DD写成微分形式/DT/DTET0KDFPSINET1T该方程把输入信号与压控振荡器输出信号之间的相位差，从环路ET闭合的那一瞬间起随时间变化的情况描述的很完整。解此方程，可以确定环路的全部情况，包括瞬态性能及稳态性能。上式也可写作DET0KDFPSINETP1T显然，它是非线性微分方程，其阶数取决于环路滤波器的。若FP已知输入相位变化的形式，待求的就是相差函数。方程的右侧是环路ET的输入函数的微分，若（IO）TI（T）1则对相位微分后的第一项是输入信号与压控振荡器中心频率之差，0它不随时间变化，称为起始频差。微分后的第二项是随时间变化的函数。为了分析问题的方便，假定为一常数，则（）1TIP1TI0SINVDFPVDTVCTVCT1T2T0/KP又称为固有频差，则方程PP可转化为0ET0KDFPSINET1TPE0此式左边第一项是瞬时相差对时间的导数，代表闭环后瞬时频率，ET第二项是闭环后压控振荡器受控制电压作用而产生的频率变化VO，称为控制频差。闭环后的任何时刻，瞬时频差与控制频差的代数和等于固有频差，即瞬时频差控制频差固有频差对于频率和相位不变的输入信号，环路能够锁定，对于频率和相位不断变化的信号就有可能通过环路的作用，是压控振荡器的频率和相位不断受到调整，以跟踪输入频率的变化，这称为跟踪状态。可见锁定与跟踪状态的概念不同，前者是对频率和相位固定的输入信号而言，后者是对频率和相位变化的输入信号而言的。从上面分析可知，描述环路特性的微分方程D/DTD/DT是一个非线性微分方程，它ET0KDFPSINET1T的阶数取决于所用环路滤波器。显然，对这样一个非线性微分方程求解是很困难的。从方程也可知，非线性体现在鉴相器上。实际上，直流放大器，压控振荡器等也可能有非线性，但只要是适当设计和使用，可以忽略它们的非线性，而认为惟独鉴相器是环内固有非线性部件。虽然方程D/DTD/DT求解很困难，但我ET0KDFPSINET1T们可以从一个简单情况开始讨论。假定环路已经锁定在输入信号频率上，即（压控振荡器的频率锁定在输入信号频率上）。环路的相位差I01比较小。当|1弧度时，可以近似上认为，特别2EETSINETE是当|05弧度时，上述近似式的误差将不会超过5。当此条件得T到满足时，锁相环路的非线性模型可以用图25的线性模型来代替。这样做，实际上就是把鉴相器的正弦特性用一条通过稳定平衡点的直线来代替，其直线的斜率与鉴相特性稳定平衡点的斜率相同。这种假定的误差允许范围是/6E/6。线性化的环路方程为PET0KDFPSINETP1T显然，这是一个线性微分方程。将其进行拉氏变换后，可得函数方程SE0DIE1S其中和分别是和的拉氏变换。得到环路线性相位ES1ET1T模型为图26环路线性相位模型从图26，若从B点断开，可得环路开环后的开环传递函数/0HS21S2ES0KDFSS式中，KKDK0闭环传递函数，即环路闭合后的/21/1S21S2ES0HS0S/KF闭环后误差传递函数，即环路闭合后的/E1/1ES1S12S1S1/1/0HKF以上三式是根据单位反馈的基本锁相环导出的开环传递函数、闭环传递函数和误差传递函数。大多数锁相环路都属于单位反馈系统，大在某些应用中，如数字式频率合成器锁相环其反馈支路增益不为1，即为非单位反馈系统。23DDS的基本原理DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号合成技术。目前使用最广泛的一种DDS方式是利用高速存储器作查寻表，然后通过高速DAC产生己经用数字形式存入的正弦波。正弦输出DDS是实际应用最广的一类。目前所见到的国外公司，如ADI公司、0/KSFSDKES2SB1SQUALCOMN、公司等生成的DDS芯片绝大多数都采用正弦信号输出。与大多数的数字信号处理技术一样，它的理论基础仍然是SHANNON抽样定理，SHANNON抽样定理是任何模拟信号数字化的基础，它描述的是一个带限的模拟信号经抽样变成离散值后，可不可以由这些离散值恢复原始模拟信号的问题。SHANNON抽样定理告诉我们，当抽样频率大于等于模拟信号最大频率的2倍时，可以由抽样得到的离散信号无失真地恢复原始信号。在DDS中，这个过程被颠倒过来了。DDS不是对一个模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样的值己经量化完成，如何通过某种映射把已经量化的数值送到D/A及后级的LPF重建原始信号的问题。相位累加器EPROMDAC低通滤波器KCFOF27正弦输出的DDS原理框图正弦输出的DDS原理框图如图（27）所示。图（27）中的系统时钟即参考频率源为高稳定度的晶体振荡器，其输出用于DDS中各器件同步工作。DDS工作时，频率控制字FCWFREQUENCYCONTROLWORDSK在每一个时钟周期内与相位累加器累加一次，得到的相位值027R在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM，将相位信息转变成相应的数字化正弦幅度值，ROM输出的数字化波形序列再经数模转换器DAC实现量化数字信号到模拟信号的转变，最后DAC输出的阶梯序列波通过低通滤波器LPF平滑后得到一个纯净的正弦信号【6】。在本次设计中运用的既是这种思想。24本章小结本章详细的介绍了设计所采用的PLL技术的原理，结构，各部分的数学模型，同时介绍了DDS的原理。第3章电路设计31频率合成部分本文采用数字合成技术产生40400HZ，步进01HZ的正弦波，配合标准源的整体设计，用单片机设置输出频率，其原理如图所示。单片机控制的锁相环频率合成器产生25600256000HZ，步进值为64HZ的方波脉冲信号，EPROM存储器中存放一张正弦波形幅值表，台阶数为640，脉冲信号通过计数器产生循环地址，依次将EPROM中的二进制幅值码取出进行D/A转换，经过低通滤波后输出平滑连续的正弦波【5】本次电路设计分为两大部分，首先是频率合成部分。其次是波形合成部分。本文的重点是如何采用锁相环产生频率可调，相位稳定的脉冲。正弦波合成的部分采用的是DDS技术的思想，只是提供一种实现的方法。整个电路的设计思想如图（28）所示单片机锁相环频率合成器地址计数器存储器EPROMD/A转换器低通滤波器输出图31信号发生器电路原理图其中如何设计锁相环频率合成器是本次设计的关键，设计要求频率是可变的，这就需要设计倍频器或分频器，通过单片机设计简单的程序来实现。锁相倍频器和分频器的原理如下。（1）锁相倍频器在锁相环路的反馈通路中接入分频器，便可得到锁相倍频电路，如图（32）所示。图中可来源于石英晶体振荡器，IU其振荡频率为；为输出电压，其振荡频率为；经N分频后与IFIUOF进行相位比较。本环路锁定后，鉴相器输入的两个信号的频率相等，IU即所以输出信号的频率为，改变N的数值，就可以得/OFNOIF到不同倍数的输出频率IOFPDLPFVCO/OFNOFIF图32锁相倍频电路（2）锁相分频器在锁相环路的反馈通路中接入倍频器，便可得到锁相分频电路，如图（33所示。图中可来源于石英晶体振荡器，其IU振荡频率为；为输出电压,其振荡频率为；经1/N分频后与进IFOUOFIU行相位比较。当环路锁定后鉴相器输入的两个信号的频率相等，即，所以输出信号的频率为。IOFN/OIFNPDLPFVCOIOIFFONF图33锁相分频电路（3）锁相环频率合成器为了使输入的电压符合鉴相器和压控振荡器的要求通常需要把晶振产生的脉冲进行N分频。频率合成器的原理图如下图（34）锁相环频率合成器原理其中的锁相环部分采用集成锁相环CD4046外接环路滤波器。前置晶体振荡器前置分频器鉴相器环路滤波器压控振荡器可变分频器I/IM1/M/VNV分频器和可变分频器使用可编程定时器/计数器芯片8253和MCS51系列单片机中的8031实现。整个频率生成的过程为1单片机选用合适的晶振产生一个频率较高的脉冲。2）设这个脉冲为，经过8253的一个计数I器，此计数器经过单片机设置简单程序将进行M分频。3）分频后的合I适鉴相器的脉冲作为参考频率输入鉴相器。4）鉴相器将输出频率分频后的脉冲和参考频率比较后输出一个误差电压。5）误差电压通过环路滤波器滤除其中的高频分量得到一个控制电压。6）控制电压控制压控振荡器，调节它的输出。7）输出电压经过8253的另一个计数器，此计数器由单片机编写的程序将输出电压N分频并反馈至鉴相器和参考电压进行比较，循环此过程直到锁相环入锁。下面对所用到的芯片做简要的介绍（1）集成锁相环CD4046CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高约100M，动态功耗小，在中心频率F0为10KHZ下功耗仅为600W，属微功耗器件。图35是CD4046的引脚排列，采用16脚双列直插式，各引脚功能如下1脚相位输出端，环路入高电平，环路失锁时为低电平。2脚相位比较器的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。图35CD4046内部电原理框图图35是CD4046内部电原理框图，主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号、的电平状态相异时（即一IUO个高电平，一个为低电平），输出端信号为高电平；反之，、电IUO平状态相同时（即两个均为高，或均为低电平），输出为低电平。当、的相位差在0180范围内变化时，的脉冲宽度M亦随之IUO改变，即占空比亦在改变。从比较器的输入和输出信号的波形（如图36所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90相移。从图中还可知，FOUT不一定是对称波形。对相位比较器，它要求、的占空比均为50（即方波），IUO这样才能使锁定范围为最大。A1输入比较器1输入比较器1的输出VCO输出图36比较器1的输入输出相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器的两个输人信号之间保持0相移。对相位比较器而言，如果两信号的频率不同，当14脚的输入信号比3脚的比较信号频率低时，相位比较器II的输出端13为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚（相位输出端，人锁为高电平，失锁为低电平）都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态，则1脚输出高电平。上述波形如图5所示。由此可见，从1脚输出信号负脉冲还是固定高电平就可以判断两个输入信号的情况了。图37CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为12MHZVDD15V），若VDD15V，则FMAX要降低一些。CD4046内部还有线性放大器和整形电路，可将14脚输入的100MV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。综上所述，CD4046工作原理如下输入信号从14脚输入后，经IU放大器A1进行放大、整形后加到相位比较器、的输入端，图3开关K拨至2脚，则比较器将从3脚输入的比较信号与输入信号作相OI位比较，从相位比较器输出的误差电压则反映出两者输入信号和比较信号位差。经R3、R4及C2滤波后得到一控制电压UD加至压OU控振荡器VCO的输入端9脚（VCO控制端），调整VCO的振荡频率F2，使F2迅速逼近信号频率F1。VCO的输出又经除法器再进入相位比较器，继续与进行相位比较，最后使得F2F1，两者的相位差为一定值，I实现了相位锁定。若开关K拨至13脚，则相位比较器工作，过程与上述相同（2）可编程定时/计数器82538253是具有3个功能相同的16位减计数器，每个计数器的工作方式及计数常数分别由软件编程选择，可进行二进制或二十进制计数或定时操作，与8031连接简单，最高计数时时钟频率为26MHZ。8253的内部结构及引脚如图（38）8253内部有三个独立计数器，每个计数器有三根I/O线CLK为时钟输入线，为计数脉冲输入端；OUT为计数输出端，当计数器减为零时，OUT输出相应信号；GATE为门控制信号，用于启动或进制计数器操作。图388253引脚图控制字寄存器用来寄存操作方式控制字，每一个计数器都有一个单独的控制字寄存器，只能写入不能读出。8253与单片机的接口控制逻辑简单，D0D7为双向，三态数据总线，是单片机与825