电子技术实验-实验十七

实验名称实验十七集成二五十计数器应用系别电子科学系班号11级电子科学系实验日期2013年11月12日实验报告完成日期2013年11月14日一、实验目的1掌握集成二五十进制计数器的逻辑功能；2学会集成二五十进制计数器的应用。二、实验原理1集成二五十进制计数器7490简介集成二五十进制计数器内部电路图如图1所示，其由四个J,K触发器及控制门电路组成。其中FF0为T触发器，在CP0作用下，Q0完成一位二进制计数，FF3FF1组成异步五进制计数器，在CP1作用下，Q3Q2Q1按421码完成五进制计数；在计数基础上，集成计数器还附加S91，S92两个置9功能端和R01，R02，两个置0功能端，当S91S921时，计数器Q3Q2Q1Q0完成置9功能；S91S920，R01R021时，计数器Q3Q2Q1Q0完成置0功能。2集成二五十进制计数器7490功能表S91S92R01R02CP0CP1Q3N1Q2N1Q1N1Q0N1010000101001000Q3NQ2NQ1N01000000100Q0N3集成二五十进制计数器7490的应用（1）构成8421BCD十进制加法异步计数器Q3Q2Q1Q0由于只需将集成二五十进制计数器内二五进制计数器均为下降沿触发，故在构成十进制计数器时，只需将421码五进制的加法器的时钟CP1接二进制计数器的输出Q0，则当Q0从1返回0时，CP1得到下降沿，使Q3Q2Q1进行加1计数，故CP0在时钟信号作用下，Q3Q2Q1Q0完成8421BCD十进制加法异步计数器功能，连接图如图2所示（2）构成5421BCD十进制加法异步计数器集成二五十进制计数器构成5421BCD十进制加法异步计数器连接图如图3所示。当CP1在时钟信号下，Q3Q2Q1按421码完成五进制计数；在Q3从1返回0时，CP0得到下降沿Q0按一位二进制计数；故在CP1在时钟信号作用下，Q0Q3Q2Q1完成5421BCD十进制加法异步计数器功能。（3）构成模10以内任意进制计数器反馈置0法由于集成二五十进制计数器具有附加“如1”复位端R01，R02，因此在将集成计数器构成模10,（8421BCD十进制加法异步计数器，5421BCD十进制加法异步计数器）计数基础上，适当利用计数器输出反馈回R01，R02,使计数器进入反馈端输出为1状态时，计数器复位，达到改变计数器计数时序，完成模10内任意进制计数功能。反馈置9法由于集成二五十进制计数器具有附加“如1”置9端S91,S92,因此在将集成计数器构成模10（8421BCD十进制加法异步计数器，5421BCD十进制加法异步计数器）计数基础上，适当利用计数器输出反馈回S91,S92,使计数器进入反馈端输出为1状态时，计数器置9，达到改变计数器计数时序，完成模10内任意进制计数功能。三、实验仪器1、示波器1台2、函数信号发生器1台3、多功能电路实验箱1台四、实验内容1二五十进制计数器功能验证7490管脚如图4所示，按照功能表，画出验证集成二五十进制计数器的测试图，自拟实验步骤进行验证。仿真如下2构成8421BCD十进制加法异步计数器按图2搭接电路，用单脉冲P1（）作CP0时钟，用数码管显示8421BCD十进制加法异步计数器，验证其计数功能，写出计数时序表。时序表如下Q3Q2Q1Q000000001001000110100010101100111100010013设计模6计数器在上述8421BCD十进制加法异步计数器，利用反馈置0法设计模6计数器，并自拟实验步骤用单脉冲作为时钟进行验证，然后用频率为10KHZ的TTL信号作时钟，用双线示波器观察并记录CP0，Q0，Q1，Q2，Q3波形。时序表如下Q3Q2Q1Q000000001001000110100010101104构成5421BCD十进制加法异步计数器按图3搭接电路，用单脉冲P1作CP1时钟，用发光管L8L7L6L5显示5421BCD十进制加法异步计数器，验证其计数功能，写出计数时序表。时序表如下Q3Q2Q1Q000000001001000110100100010011010101111005设计模7计数器在上述5421BCD十进制加法异步计数器，利用“反馈置9法”设计模6计数器，并自拟实验步骤用单脉冲作为时钟进行验证；然后用频率为10KHZ的TTL信号作时钟，用双线示波器观察并记录CP1,Q1,Q2,Q3,Q0的波形。时序表如下Q0Q3Q2Q10000000100100011010010016设计模24计数器（8421BCD）用两片7490设计24进制计数器（8421BCD），画出逻辑图，并用实验方法进行验证；仿真结果如下7设计模60计数器（8421BCD）用两片7490设