毕业论文_吉林大学cpld实践实习报告

吉林大学CPLD实践实习报告学院仪器科学与电气工程专业测控技术与仪器年级姓名学号时间2010091720100918实验台号NO1第一部分基本实验实验一七段译码器显示一、实验目的1、学习基于VHDL语言设计组合逻辑。2、学习VHDL语言的编程规范，初步养成良好的编程习惯。二、实验要求基于VHDL语言设计实现设计一个7段数码管显示译码器，并用4位拨码开关和数码管验证其功能。二、实验仪器设备微机一台（WINDOWSXP系统、安装QUARTUS等相关软件）、CPLD学习板一块、5V电源线一个、下载线一条。四、设计内容1、硬件连接图为了共用外围器件，可以采用4位拨码开关和1个4位共阳数码管来验证设计，硬件连线图如下。2、实验过程（1）程序设计LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYEXAM1ISPORTIPINSTD_LOGIC_VECTOR3DOWNTO0OPOUTSTD_LOGIC_VECTOR7DOWNTO0ENDEXAM1ARCHITECTUREAOFEXAM1ISBEGINPROCESSIPBEGINCASEIPISWHEN“0000“OPOPOPOPOPOPOPOPOPOPOPOPOPOPOPOPOP0ANDCC10ANDCCQ1Q1Q1Q1Q1Q1Q1Q1NULLENDCASEENDIFENDPROCESSQ0ANDANTHENCOUNT0CLKOUTIFKEYIN1THENSIFKEYIN1THENSIFKEYIN1THENSIFKEYIN1THENSBBBBB0ANDA10ANDA20ANDA30ANDA40ANDA0ANDA10ANDA20ANDA30ANDA40ANDA“00000000“ANDA“00001001“ANDA“00010011“ANDA“00011101“ANDA“00100111“ANDA“00110001“ANDA“00000000“ANDB“00001001“ANDB“00010011“ANDB“00011101“ANDB“00100111“ANDB“00110001“ANDB“00000000“ANDC“00001001“ANDC“00010011“ANDC“00011000“THENZC12ELSEZ“00000000“ENDIFENDPROCESSENDSHUZIZHONG五、实验结果经过了实验编译调试，调试已经通过，仿真正常，连接电路显示不正常，预期应该达到以下效果分别利用6个数码管，从高位到低位各用2个分别显示对应的时，分，秒。按下清零键具有清零时间的功能。六、课后思考题在数字钟的基本功能基础上，增加整点报时及闹钟功能答在原来的程序上加一个内部状态信号B4DOWNTO0分别设计在整点高电平，并连接的外部器件中的喇叭，即可达到此效果。第四部分实验总结通过10天的CPLD实践，我从中取得了较大的收获；最开始对与VHDL语言一无所知，到十天过后能利用VHDL语言熟练完成一些简单的时序电路设计。本次实践是对数字电子技术基础的实践应用，在数字电路学习的仅仅是一些基础的理论，很少利用软硬件实现他们的功能，因此原来学习的时候感觉非常抽象，但是这次实习结束过后，我对数电的理解变得形象化了，还有通过VHDL语言的程序编写，也就抛弃了数电理论课上卡诺图等老式的分析方法，提高了分析的效率，也便于更快的硬件实现。在这十天时间里，我按时完成了老师所规定的5个基本实验和2个综合实验，调试验收效果比较理想，选作的综合实验经过调试没有取得最后成功，但是也深深理解了数字钟的原理和程序的编写方法。可编程器件在当今的电子领域有着很大的应用，本次实习我们只是掌握了其基本原理