第六章计数器和寄存器

1、1. 移位寄存器移位寄存器四、触发器的应用四、触发器的应用应用：应用： 四个四个D触发器的时钟触发器的时钟接在一起，作为移位脉冲。接在一起，作为移位脉冲。 置置0 0端连在一起作为清零端，端连在一起作为清零端，加入一个负脉冲，各触发器的加入一个负脉冲，各触发器的状态全为状态全为0。 置置1 1端接端接在一起，接高在一起，接高电平。电平。数码数码1数码数码1数码数码2数码数码1数码数码3数码数码2数码数码1数码数码4数码数码3数码数码26.4 计数器计数器 作用作用: 累计输入的脉冲个数。累计输入的脉冲个数。也可用于分频、定时、产生节拍也可用于分频、定时、产生节拍脉冲等。脉冲等。基本结构基本结构

2、: 由触发器和门电路组合而成。由触发器和门电路组合而成。分类分类: 按数值增减趋势（递增按数值增减趋势（递增/减减/可逆可逆）,计数进制（计数进制（二进制计二进制计数器数器/M/M进制计数器）进制计数器），时钟脉冲输入方式时钟脉冲输入方式 (同同/异步异步)等分等分类。类。基本要求：基本要求： 掌握各类计数器分析方法及集成计数器的应用。掌握各类计数器分析方法及集成计数器的应用。 计数器计数器 CPi+1与与Qi相连，相连，Qi+1在在Qi下降沿翻转。下降沿翻转。四、触发器的应用四、触发器的应用 D与与Q连接，因连接，因此此Q在在CP上升沿翻上升沿翻转。转。 由由D触发器构成触发器构成的四位二进

3、制计数的四位二进制计数器器 一一 . 二进制计数器二进制计数器1.异步二进制计数器异步二进制计数器加法计数规律加法计数规律 计数之前输出全为计数之前输出全为0； 最低位触发器在每来一个最低位触发器在每来一个CP翻转一翻转一次；次； 低位触发器由低位触发器由10时时,相邻高位触发相邻高位触发器状态发生变化。器状态发生变化。 总的律总的律:当本位触发器的输出状态下当本位触发器的输出状态下跳时跳时(1 0),相邻位触发器发生翻转。相邻位触发器发生翻转。CPQ2n Q1n Q0n000010012010301141005101611071118000逻辑电路逻辑电路状 态 图状 态 图注意注意: :考

4、虑各触发器的传输延迟时间时，如图中虚线波形，对考虑各触发器的传输延迟时间时，如图中虚线波形，对n位的二进制异步计数器来说，当位的二进制异步计数器来说，当n个触发器都翻转稳定需要个触发器都翻转稳定需要经历的最长时间是经历的最长时间是ntpd，因此计数脉冲的最小周期，因此计数脉冲的最小周期T=ntpd。 000000 001001 010010 011011 100 101 110 111100 101 110 111二 分 频二 分 频四 分 频四 分 频八 分 频八 分 频波形波形图图2同步二进制计数器同步二进制计数器 同步计数器的特点是，当时钟脉冲到来时，各触发器同同步计数器的特点是，当时钟

5、脉冲到来时，各触发器同时翻转。时翻转。 加法计数器的加法计数器的另一规律：另一规律：最低位最低位Q0每来一个钟脉冲翻转每来一个钟脉冲翻转一次，而其它位在所有低位为一次，而其它位在所有低位为1时，再来一个时钟脉冲翻时，再来一个时钟脉冲翻转一次。由此可推出由转一次。由此可推出由JKJK触发器组成计数器电路的驱动触发器组成计数器电路的驱动方程：方程： J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 逻辑电路逻辑电路 考虑触发器的传输延迟时间考虑触发器的传输延迟时间tpd，如图中虚线波形如图中虚线波形。由波形。由波形图可知，在同步计数器中，所有触发器的翻转都比计数脉图可知，在同步

6、计数器中，所有触发器的翻转都比计数脉冲冲CP的作用时间滞后一个的作用时间滞后一个tpd，因此其工作速度一般要比异，因此其工作速度一般要比异步计数器高。步计数器高。 若构成若构成3位二进制同步减法计数器，位二进制同步减法计数器，驱动方程如何？驱动方程如何？ J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 波 形 图波 形 图tpd3. 任意进制计数器任意进制计数器 由计数器的工作原理可知，其状态图都存在主循环回路，由计数器的工作原理可知，其状态图都存在主循环回路，内内含的状态个数称为模含的状态个数称为模。如果循环回路中有。如果循环回路中有M个状态，这样的时个状态，这样的时序

7、电路称为模序电路称为模M计数器，或称为计数器，或称为M进制计数器。例如上面讨论进制计数器。例如上面讨论的三位二进制计数器，有的三位二进制计数器，有8个状态循环，因而又可称为模个状态循环，因而又可称为模8计数计数器，或器，或8进制计数器。进制计数器。对于对于n位的二进制计数器，需要位的二进制计数器，需要n个触发器组成，共有个触发器组成，共有2n=M 个个计数状态。计数状态。对于非二进制计数器来说，当有效状态数对于非二进制计数器来说，当有效状态数N和所用触发器的位和所用触发器的位数数n之间存在之间存在N16，且且256=1616，所以要用两片，所以要用两片74161组成。组成。 计数器输出计数器输

8、出 2QD2QC2QB2QA1QD1QC1QB1QA例例4：分析图示电路，指出是几进制计数器。：分析图示电路，指出是几进制计数器。 解：解：1 1）两个芯片都有置数功能，当芯片）两个芯片都有置数功能，当芯片(2)(2)产生进位信号时，产生进位信号时，芯片芯片(1)(1)置数为置数为00100010，芯片，芯片(2)(2)置数为置数为0101 0101 ( (共共1个个CP) ) 。2）接着，）接着，芯片芯片(1)(1)从从00110011计数至计数至1111 1111 ( (共共13个个CP) ) ，并通过，并通过进位输出进位输出RCORCO向芯片向芯片(2)(2)发出发出1 1次计数信号。次

9、计数信号。3 3）此后此后芯片芯片(1)(1)从从00000000计数至计数至1111 1111 ( (共共16个个CP) ) ，每当芯片，每当芯片(1)(1)计数至计数至11111111时，向芯片时，向芯片(2)(2)发出发出1 1次计数信号。次计数信号。4 4）芯片）芯片(2)(2)接受芯片接受芯片(1)(1)的计数信号，从的计数信号，从01100110计数至计数至1111 1111 ( (共共10个个CP) ) ，当芯片，当芯片(2)(2)产生进位信号时，电路重复产生进位信号时，电路重复1-41-4过程。过程。电路为电路为174进进制计数器制计数器2. 74LS90计数器：二计数器：二五

10、五十进制计数器十进制计数器功能表功能表 时钟时钟清零输入清零输入置置9输入输入输出输出CPACPBR0(1)R0(2)S9(1)S9(2)QDQBQCQA1100000110000001110010111001CP0CP0CPQ0有有0有有0二进制计数，二进制计数，Q QA A输出输出五进制计数，五进制计数，Q QD DQ QC CQ QB B输出输出十进制计数，十进制计数，Q QD DQ QC CQ QB BQ QA A输出输出工作方式：工作方式： (1) 异步清零异步清零 只要只要R0(1)= R0(2)=1，S9(1)S9(2)=0，输出，输出QDQCQBQA =0000，不，不受受CP

11、控制。控制。(2) 异步置异步置9 只要只要S9(1)= S9(2) =1，R0(1)R0(2)=0，输出，输出QDQCQBQA =1001，不受不受CP控制。控制。(3) 计数计数 在在S9(1)S9(2)=0和和R0(1)R0(2)=0同时满足的前提下，在同时满足的前提下，在CP负跳负跳沿作用下实现加计数。沿作用下实现加计数。 若在若在CPA端输入端输入CP，则输出，则输出QA实现二进制计数；实现二进制计数； 若在若在CPB端输入端输入CP，则输出，则输出QDQCQB实现异步五进制计数；实现异步五进制计数； 若在若在CPA端输入计数脉冲端输入计数脉冲CP，同时将，同时将CPB端与端与QA相

12、接，则相接，则输出输出QDQCQBQA实现异步实现异步8421码十进制计数。码十进制计数。(4) 利用清零和置利用清零和置9功能可以构成其他进制的计数器功能可以构成其他进制的计数器例例4 用用74LS90组成六进制计数器。组成六进制计数器。 解：由于题意要求解：由于题意要求是六进制计数器，是六进制计数器，因而先将因而先将74LS90连连接成十计数器，再接成十计数器，再利用异步清零功能利用异步清零功能去掉去掉4个计数状态，个计数状态，即可实现六进制计即可实现六进制计数。数。10001000Q3Q2Q1Q00001000100100010011101110000000001010101011001

13、10例例5 用用74LS90组成六十进制计数器。组成六十进制计数器。 解：由于解：由于74LS90最大的最大的M=10，而实际要求，而实际要求N=60M，所，所以要用以要用2片片74LS90。一片接成十进制（个位），输出为。一片接成十进制（个位），输出为QDQCQBQA，另一片接成六进制（十位），输出为，另一片接成六进制（十位），输出为QCQBQA。数字电子秒表计数、译码及显示电路数字电子秒表计数、译码及显示电路 74LS9074LS90744874486.5 寄存器寄存器 寄存器是另一类特殊的时序电路，广泛地应用于数字计寄存器是另一类特殊的时序电路，广泛地应用于数字计算机和数字系统中。算机和

14、数字系统中。 作用作用: 暂存信息和移位操作暂存信息和移位操作 。基本结构基本结构: 由触发器和门电路组合而成，由触发器和门电路组合而成，n位二进制代码的寄存器位二进制代码的寄存器就需要用就需要用n个触发器组成。个触发器组成。 数据传输方式数据传输方式: 并行输入、串行输入、并行输出、串行输出。并行输入、串行输入、并行输出、串行输出。寄存器初始状态：寄存器初始状态： 数据输入前一般使每位触发器置数据输入前一般使每位触发器置“0”，即清，即清0,使寄存器使寄存器清清0的脉冲叫做清的脉冲叫做清0脉冲。脉冲。一一. 74LS175数据寄存器数据寄存器RD是异步清零控制端。是异步清零控制端。1D4D是

15、数是数据输入端，在据输入端，在CP正跳沿作用下，正跳沿作用下，1D4D端的数据被并行地存入寄存器。端的数据被并行地存入寄存器。输出数据从输出数据从lQ4Q并行地取出。并行地取出。 数据数据寄存器的功能是存储数据。寄存器的功能是存储数据。逻辑图逻辑图 清零清零 时钟时钟数据输入数据输入数据输出数据输出R RD DCPCP1D1D 2D2D 3D3D 4D4D 1Q1Q 2Q2Q 3Q3Q 4Q4Q0 0 0 00 00 00 01 1A AB BC CD DA AB BC CD D1 11 1 保持保持1 10 0 功能表功能表 逻辑图逻辑图串行输出二二. 4位移位寄存器位移位寄存器在时钟脉冲作

16、用下，内部各触发在时钟脉冲作用下，内部各触发器的信息同步地向右器的信息同步地向右( (或向左）移或向左）移动。动。n n位输入数据在位输入数据在n n个时钟脉冲个时钟脉冲作用下，串行地移入作用下，串行地移入n n位寄存器中。位寄存器中。存入寄存器中的所有信息再伴随存入寄存器中的所有信息再伴随着着n n个时钟脉冲的作用，从最右边个时钟脉冲的作用，从最右边( (或最左边或最左边) )的触发器开始，串行的触发器开始，串行地全部移出。因而移位寄存器又地全部移出。因而移位寄存器又称为串行寄存器。称为串行寄存器。 状态表状态表 时钟数据输出端CPQ0 Q1 Q2 Q3000001D3 0 0 02D2 D

17、3 0 03D1 D2 D3 04D0 D1 D2 D3 0D0D1D2D3 0 0 0 01 D0D1D2 D3 0 0 0 2 D0D1 D2 D3 0 03 D0 D1 D2 D3 040000 D0 D1 D2 D35000 0 D0 D1 D2D3600 0 0 D0 D1D2D370 0 0 0 D0 D1D2D38 0 0 0 0小结小结 1时序电路由组合电路及存储电路两大部分组成。其特点是时序电路由组合电路及存储电路两大部分组成。其特点是存储电路能将电路的状态记忆下来，并和当前的输入信号一存储电路能将电路的状态记忆下来，并和当前的输入信号一起决定电路的输出信号。起决定电路的输出

18、信号。 2时序电路可分为同步时序电路和异步时序电路两种工作时序电路可分为同步时序电路和异步时序电路两种工作方式。方式。 3描述时序电路描述时序电路 逻辑功能的方法有逻辑方程组逻辑功能的方法有逻辑方程组(含驱动方程、含驱动方程、状态方程和输出方程状态方程和输出方程)、状态表、状态图和波形图（时序图），、状态表、状态图和波形图（时序图），逻辑方程组是具体时序电路的直接描述，状态表和状态图能逻辑方程组是具体时序电路的直接描述，状态表和状态图能给出时序电路的全部工作过程，时序图能更直观地显示电路给出时序电路的全部工作过程，时序图能更直观地显示电路的工作过程。的工作过程。 4时序电路的分析步骤是由给定的时序电路，写出逻辑方程时序电路的分析步骤是由给定的时序电路，写出逻辑方程组，列出状态表，画出状态图或时序图，最