信号完整性分析PPT学习教案

1、会计学1信号完整性分析信号完整性分析Interconnect Interconnect 设计设计 & & SI SI 分析分析物理互连(Interconnect)(Interconnect)包括：芯片内、外连接；PCB内、外连接等。信号完整性(SI(SI，Signal Integrity) Signal Integrity) ，是指信号电压(电流)波形的完好程度。高速条件下的不当互连设计破坏了信号完整性。第1页/共52页 正是信号完整性引出了发生在我们身边的深刻变化。面对下列事实，需要想一想： 为什么计算机配置中用接口取代了打印机并口？ 为什么新的FPGA芯片中增加了RSDS(

2、降低摆幅差分信令)、LVDS(低压差分信令)模块及接口设计？ 什么样的接口更适合严酷的实时图像信号采集与传输？ 是USB还是IEEE1394？是1394a还是b? 高速系统设计的瓶颈是什么？是否需要检讨我国过去对信号完整性信号完整性的研究和应用的现状？第2页/共52页第3页/共52页0.0 信号完整性含义英文中的人格完整性（personalintegrity）,指正直、忠诚、完美。中文没有，但可以对“完整”这一词义加以类比。其他还有电源完整性、数据完整性、电磁完整性。热完整性等。信号完整性（SI），是指信号电压（电流）完美的波形形状及质量。由于物理互连造成的干扰和噪音，使得连线上信号的波形外观

3、变差，出现了非正常形状的变形，称为信号完整性被破坏。信号完整性问题是物理互连在高速情况下的直接结果。信号完整性强调信号在电路中产生正确响应的能力。第4页/共52页 广义信号完整性(SI)泛指由各种信号、数据、电源由各种信号、数据、电源互连线引起的所有电压、电流不正常现象，包括：互连线引起的所有电压、电流不正常现象，包括：噪声、干扰、时序噪声、干扰、时序抖动抖动、数据传输等、数据传输等。 狭义的信号完整性，是指信号电压(电流)波形的形状及质量,主要包括反射和串扰反射和串扰。物理互连将其上面的信号波形变差(退化)，出现了非正常形变，称为信号完整性被破坏。噪声可以转化为抖动，见式。 信号完整性退化是

4、物理互连设计不当又工作在高速环境下的直接后果。第5页/共52页第6页/共52页0.2 0.2 互连的范畴互连的范畴所有电子产品都可以解释为元器件元器件及其互连互连。说到底，都可以看作是靠不同层次下互连互连“编织编织”成的作品。物理互连（Interconnect ）包括四个层次：芯片内连线、芯片封装、PCB及系统互连。它们决定高速信号、数据和电源质量。三个高密度载体为：芯片系统SOC、板级系统SOB、封装系统SOP。各层次真实的互连线有：芯片内各种连线及孔、压焊点、封装引线、引脚；PCB板的线接头、线条、过孔、接插件；各种连接电缆。此外，还涵盖各种无源元件；电阻、电容、电感；以及介质、基板、屏蔽

5、盒、机箱、机架等。而各个层次的器件则另当别论。把它们看作驱动源和接收器宏模型。第7页/共52页图0-0 五种PCB及系统级中的互连线条形式第8页/共52页图0-1 单个网络的各种互连拓扑情况第9页/共52页图0-2 高速IEEE-1394视频采集系统第10页/共52页第11页/共52页第12页/共52页图0-3 四种信号完整性问题图解第13页/共52页第14页/共52页图0-4 实际互连的阻抗不匹配示例，多分支更是如此第15页/共52页图0-5 振铃曲线，是由于阻抗不匹配造成的反射所致第16页/共52页图0-6 PCB 板上单线条接有源端串接电阻40( (红色红色) )、无源端串联端接电阻(

6、(蓝色蓝色) )负载端不同的电压信号第17页/共52页串扰(crosstalk)是指在两个不同的电性能网络之间的互作用。发出串扰的一方称为Aggressor，而被干扰的网络称为Victim。通常，每一个网络既是Aggressor，又是Victim。第18页/共52页图0-7 互连线的远端和近端串扰情况第19页/共52页电源噪声主要指同步开关噪声(SSN)。地弹是返回路径中两点之间的电压，它是由于回路中电流突然变化而产生的。当流经接地回路电感上的电流变化时，在接地回路导线上产生的电压称之为地弹。电源分布系统(PDS)中轨道塌陷，是指由于地/电源网络中阻抗上的压降引起末端受供电器件端的净电压不足或

7、过高。第20页/共52页图0-8 三种电源噪声和地弹情况第21页/共52页第22页/共52页图0-9 PCB的EMI情况第23页/共52页第24页/共52页图0-10 由于有损线造成的上升边退化第25页/共52页第26页/共52页第27页/共52页第28页/共52页第29页/共52页第30页/共52页第31页/共52页第32页/共52页第33页/共52页 阻抗分析仪：频域, 正弦电流源+电压表(直接测)； 矢量网络分析仪(VNA)：频域, 电压源电压表(间接测)； 时域反射仪(TDR)：时域, 信号源示波器(间接测)。第34页/共52页第35页/共52页第36页/共52页图0-11 同一个信号

8、线其返回路径变更的示例： 信号线从1穿过电源2、地平面3到达4。返回电流经由电源、地平面间的容性耦合，从第3层跳到第2层。第37页/共52页第38页/共52页第39页/共52页第40页/共52页第41页/共52页第42页/共52页第43页/共52页第44页/共52页第45页/共52页0.8 0.8 高速互连设计初步高速互连设计初步高速互连是信号不完整的直接根源。为此，必须针对性设计互连的结构与参数；尽可能在全面系统级仿真之后再做硬件实现。解决信号完整性问题，只能采用新的设计方法学和新的策略，新技术的内涵是：采用分析工具与技术，对芯片和系统按规则设计、建模仿真及辅助测量。在制造事先加事后，完成对信号完整性的设计和验证。第46页/共52页目前通信中采用并串/串并转换(SERDES)实现高速数据传输行之有效。时钟信息被嵌入到比特流中，从数据流中再恢复时钟和数据(称为CDR,Clock & Data Recovery)。采用Serdes的效果是降低了PCB板布线密度；又提供了点对点的连接；免除了容易出问题的时钟树。最高数据率已经可以达到10Gbps。在每个转换端口需要10万个以上的晶体管来实现有效的串并/并串转换及对抗信号变形失真的预加重有源均衡和传输线中的RC无源均衡技术。第47页/共52页同层屏蔽线GndVDDGnd屏蔽层衬底层(Gnd) 图0-12 芯片内对抗线间串扰的屏