基于FPGA的成型滤波器设计(共45页)

1、南京理工大学紫金(z jn)学院毕业设计(b y sh j)说明书(论文)作 者:朱郑良 学 号：090404166 系：电子工程与光电技术系专 业:通信工程 题 目:基于FPGA的成型滤波器的设计 副教授 芮义斌 指导者： (姓 名) (专业技术(jsh)职务)评阅者： (姓 名) (专业技术职务)2012 年 5 月南 京 理 工 大 学 紫 金 学 院毕业设计（论文(lnwn)）评语学生(xu sheng)姓名： 朱郑良 班级(bnj)、学号： 090404166 题 目： 基于FPGA的成型滤波器的设计 综合成绩： 指导者评语：朱郑良同学在毕业设计期间，刻苦学习，努力钻研，表现出了较强

2、的自学能力和分析问题解决问题的能力。该生在学习掌握了有关数字通信系统中成型滤波器基本原理的基础上，分析了成型滤波器的设计方法及实现结构，并进行了相应的Matlab仿真，最后利用FPGA的IP核完成了平方根升余弦的成型滤波器设计。时序仿真结果表明系统设计正确。朱郑良同学较好地完成了毕业设计任务书中所规定的任务。论文结构合理，条理清晰，书写格式符合规范。同意提交答辩，建议成绩评定为良好。 指导者(签字)： 年 月 日毕业设计(b y sh j)（论文）评语评阅者评语： 评阅者(签字)： 年 月 日答辩委员会（小组）评语： 答辩委员会（小组）负责人(签字)： 年 月 日毕业设计说明书（论文）中文(z

3、hngwn)摘要 本文对数字基带信号脉冲成型滤波的应用、原理及实现进行了研究。首先介绍了数字成型滤波的应用意义并分析了模拟和数字两种硬件实现方法,以及运用FIR结构设计数字滤波器的优势。接着介绍了数字通信系统的一般模型以及成型滤波器的设计基本原理，并对几种常用的FIR滤波器设计结构进行简单的介绍。接着讨论了运用加窗设计FIR滤波器的原理和方法，并在MATLAB上进行了成型滤波器的时序仿真。然后介绍了FPGA的特点和工作原理以及采用FIR核实现的便捷性。最后，运用了FPGA中的IP核实现了对成型滤波器的时序仿真，并验证了与MATLAB仿真结果的一致性。关键词 成型滤波器 FIR滤波器 窗函数设计

4、 FPGA 毕业设计说明书（论文(lnwn)）外文摘要Title Digital shaping filter design based on FPGA AbstractThis Paper investigates the problems about theory, application and implementation of digital base-band signal shaping. Firstly, it introduces the meanings of using shaping filter and analyzes the two ways of impleme

5、ntation: analog way and digital way,as well as the use of the advantages of the digital filter design of FIR structure.Then presented the general model of digital communication systems as well as shaping filter design rationale, and several commonly used FIR filter design the structure of a brief in

6、troduction.Went on to discuss the principles and methods of use of the windowed FIR filter design and shaping filter in MATLAB simulation,Then use ISE System Generator filter on FPGA advantages, and using FIR nuclear realized convenience.Finally, the use of IP cores in the FPGA to achieve a simulati

7、on of the shaping filterKeywords shaping filter FIR filter window function FPGA 本科毕业设计说明书（论文） 第 页 共 页 目 次 TOC o 1-2 h u HYPERLINK l _Toc9326 1 引言(ynyn) 1 HYPERLINK l _Toc24758 1.1 成型(chngxng)滤波器的应用 1 HYPERLINK l _Toc18132 1.2 数字通信系统模型介绍以及成型(chngxng)滤波器在数字通信系统中的作用 1 HYPERLINK l _Toc7693 1.3 成型滤波器的硬件实

8、现 2 HYPERLINK l _Toc11350 2 数字成型滤波器的设计 4 HYPERLINK l _Toc29586 2.1 成型滤波器的设计原理 4 HYPERLINK l _Toc32198 2.2 FIR滤波器常用结构 8 HYPERLINK l _Toc23777 2.3 窗函数法设计FIR滤波器 12 HYPERLINK l _Toc11806 2.4 平方根升余弦滚降滤波器的设计及MATLAB仿真 17 HYPERLINK l _Toc30639 3 基于FPGA的成型滤波器设计 24 HYPERLINK l _Toc2132 3.1 FPGA开发环境与工具 24 HYPE

9、RLINK l _Toc24265 3.2 成型滤波器的FPGA仿真实现（采用FIR核实现） 25结论 30 致谢 31参考文献 32 本科毕业设计说明书（论文） 第 PAGE 37 页 共 32 页 1 引言(ynyn) 在现代无线电通信中，成型滤波器能够有效克服码间干扰，从而提高了整个通信系统的性能，因此(ync)一个通信系统能否有效、可靠地工作，成型滤波器起到了重要作用，是数字通信系统的一个必不可少的环节。11 成型(chngxng)滤波器的应用 随着现代数字通信技术的发展，频带拥挤问题日益突出。由于数字信号传输信道的带限以及非线性，对发送信号的频谱提出了较高要求1。如何节省频带，提高频

10、谱利用率，已成为数字通信领域的一个重要课题1。为了提高频谱的利用率，除采用高效率的数字调制技术、正交极化技术(水平、垂直极化公用技术)之外，还广泛使用成形滤波技术，即对发送信号的频谱进行专门加工，使其在消除码间干扰(ISI)和实行最佳检测的前提下，压缩信号频带，提高频谱的利用率1。随着数字通信技术的发展，基带信号的频谱成形发展出了多种方法，作为数字通信中的核心模块之一，对于成型滤波器的研究也越来越受到重视并逐步成熟起来。 1.2 数字通信系统模型介绍以及成型滤波器在数字通信系统中的作用 数字通信系统细分为数字频带传输通信系统、数字基带传输通信系统、模拟信号数字化传输通信系统。同步数字频带传输系

11、统是利用数字信号来传递信息的通信系统，如图1.12 。涉及的技术问题有很多，其中主要有信源编码与译码、信道编码与译码、数字调制与解调、同步以及加密与解密2。信宿解密器译码器解调器信息源加密器编码器调制器 信道噪声源 图1.1 数字通信系统受信者 模拟信号数字化传输(chun sh)的系统如图1.2 。在日常生活中大部分信号(xnho)（如语音信号）为连续变化的模拟信号。那么要实现模拟信号在数字系统中的传输，则必须在发端将模拟信号数字化，即进行 A/D 转换；在接收端需进行相反的转换，即 D/A 转换。模拟信息源抽样、量化、编码数模转换数字通信 图 1.2 模拟信号数字化传输(chun sh)系

12、统 数字基带系统与频带传输系统相对应，我们把没有调制器 / 解调器的数字通信系统称为数字基带传输通信系统，如图1.3接收滤波器 基带信号成型器 信宿 抽样判决器 信道信源 噪声源cp 图1.3 基带传输系统 随着现代数字通信技术的发展，频谱成形技术已成为一个重要研究课题。频谱成形常常在基带实现，压缩基带信号频谱的主要方法就是采用基带成型滤波器。在数字通信系统中，基带信号的频谱一般较宽，为了有效利用信道，在传递前需对信号进行成形处理，以改善其频谱特性，使得在消除码间干扰与达到最佳检测接收的前提下，提高信道的频带利用率。图1.3是一个典型的数字基带传输系统，它主要由发送器、信道、接收滤波器和抽样判

13、决器组成。发送滤波器即成型滤波器产生适合于信道传输的基带信号，在信号输出之前，对信号频谱进行压缩，使其在消除码间串扰和达到最佳检测的前提下，提高频带的利用率。1.3 成型滤波器的硬件实现 在数字滤波器面世之前，脉冲整形电路是用模拟滤波器来实现的。但是，模拟滤波器的响应特性受到元件值波动的影响，这种波动由公差范围、温度和老化等参数来标定，因此容易出现感应、杂散效应甚至振荡等现象，同时它的制作和调整较复杂，体积不易缩小，因而模拟成形滤波器只有在早期被使用。与基带模拟成形滤波器相比，基带数字成形滤波器具有高精度、高可靠性、高灵活性的优点，同时，还具有便于大规模集成、易于实现线性相位等特点1。因而，在

14、现代数字通信系统中，数字成形技术大多在数字域进行1。 数字滤波器是对数字信号实现(shxin)滤波的线性时不变系统1。本质(bnzh)上它是完成从输入到输出(shch)过程的特定运算的数字计算机1。对这样的计算机，可以有不同的结构形式来描述它1。IIR和FIR滤波器构成了数字滤波器的两大类。无限长单位冲激响应（IIR）数字滤波器的设计沿用了模拟滤波器的设计结果。这是因为模拟滤波器的设计已经成熟，但是它有一个明显的不足，那就是在滤波器的设计过程中指考虑了幅度响应，而对滤波器的相位响应考虑较少，所以利用模拟滤波器设计出来的IIR数字滤波器的相位响应不具有现行性质。然而，FIR滤波器有严格的线性相位

15、，其单位冲击响应h(n)是有限长、稳定的，可以通过一些快速算法来实现。在许多实际应用中，通常用FIR滤波器来实现信号的滤波功能。设计FIR滤波器常用的方法有窗函数法、频率抽样法、最优等波动法等。2 数字(shz)成型滤波器的设计2.1 成型滤波器的设计(shj)原理2.1.1 无码间干扰传输波形(b xn)设计的基本思想所谓码间串扰（Inter Symbol Interference,ISI)是由于系统传输总特性（包括收、发滤波器和信道的特性）不理想，导致前后码元波形畸变，展宽，并使前面波形出现很长的拖尾，蔓延至当前码元的抽样时刻上，对当前码元的判决造成干扰。如果相邻码元的前一个码元波形到达后

16、一个码元抽样判决时刻已经衰减到零，就能满足要求。但是这样的波形不易实现，以为实际中的波形具有很长的拖尾，但是只要它在、等后面码元抽样时刻上正好为零，就能消除码间串扰。 t0 Ts+t0 t0 Ts+t0 2Ts+t0 (a) (b) 图 2.1 消除码间串扰基本思想 如上所述，只要基带传输系统冲激响应波形仅在本码元抽样时刻上有最大值，并在其他码元的抽样时刻上均为0，则可消除码间干扰。数字信号传输波形为，其傅里叶变换为，码元宽度为，当数字信号以波特的码元速率传输时，接收端无码间干扰的充要条件是:在时域上 (2.1)或者(huzh)在频域上 (2.2)这里(zhl)，Re，Im分别表示取实部和虚部

17、。该条件为奈奎斯特第一准则，它为我们提供了检验一个给定的传输(chun sh)系统特性是否产生码间串扰的一种方。 式(2.2)的物理意义是:把频率轴上切开，以为间隔，然后分别平移到(-，)区间内，它们叠加的结果，实部为常数，虚部应为零，此时可实现信号无码间干扰的传输。这一过程归述为：一个实际的特性若能等效成一个理想低通滤波器，如图2.2则可实现无码间串扰。 -/Ts /Ts 图 2.2 理想低通传输系统特性2.1.2 理想成型滤波器 满足(2.1)式或(2.2)式最简单的成型滤波器是理想低通滤波器，其基带系统的传输特性可用式(2.3)表示。(2.3)从式(2.3)看出(kn ch)，该系统愉的

18、频谱宽度为，时域波形函数(hnsh)为抽样函数。图2.3和图2.4为理想(lxing)低通函数的时域波形和频域波形图。图2.3 理想低通滤波函数的时域波形 图2.4 理想低通滤波函数的频域波形令人遗憾的是，虽然理想低通传输特性达到(d do)了系统的极限传输速率（)和极限频带利用率（2 B/Hz),可是这在物理上是无法(wf)实现的。而且。理想特性的冲激响应波形的尾巴衰减(shui jin)震荡幅度较大，定时稍有偏差就会出现严重的码间串扰。2.1.3 升余弦滚降器及根升余弦滚降滤波器为解决理想低通特性存在的问题，可以使理想低通滤波器特性的边沿缓慢下降，这成为“滚降”3。只要在滚降中心频率处（与

19、奈奎斯特带宽相对应）呈奇对称的振幅特性，就必然可以满足奈奎斯特第一准则，从而实现无码间串扰传输3。这种设计也可以看成理想低通特性以奈奎斯特带宽为中心，按奇对称条件进行滚降的结果3。在移动通信中最普遍的脉冲成形滤波器就是这种升余弦滚降滤波器，其频谱形状满足奈奎斯特准则，且频率响应满足升余弦特性：(2.4)式中：是角频率是脉冲周期是滚降因子（roll off factor）平滑的程度用系数来表示。假设滤波器无滚降时的截止频率为，滚降部分的截止频率为，则。c是d是升余弦滚降滤波器的频率响应和冲激响应如下图所示：图2.5 升余弦(yxin)频率响应特性图2.6 升余弦(yxin)时域响应 升余弦滤波器

20、的响应特性可以通过一个被称为滚降因子（roll off factor）的参数来进行(jnxng)调节，该因子由来表示，。在0的情况下，频率响应局限于1/2。当1，频率响应局限为。当在0和1之间时，频率响应被局限在1/2和之间。为采样频率。 据Nyquist第一准则，当H（f）幅频特性满足的滚降系数为升余弦滤波器特征，即发送端成形滤波器在频域上具有平方根升余弦滚降特性，与接收端的匹配滤波器级联后在频域上具有升余弦滚降特性时，可以实现无ISI传输时刻降低对采样时钟精度的要求。 因此，在数字通信领域中, 为了减少接收端的误码率,普遍采用平方根升余弦滤波器作为(zuwi)成形滤波器。平方根升余弦滤波器

21、在时域具有较快的衰减, 降低抽样时判决错误的可能性4。当奈奎斯特滤波器是升余弦(yxin)滚降滤波器时，发送端的成型滤波器和接收端的匹配滤波器一般(ybn)都采用平方根升余弦滚降滤波器。关于平方根升余弦滚降滤波器的设计原理和仿真波形图将在本章第5小节有所介绍。2.2 FIR滤波器常用结构 一般来说，数字脉冲整形滤波器是以有限脉冲响应（finiteimpulse response，FIR）而不是无限脉冲响应（infinite impulseresponse，IIR）滤波器形式实现的，这有以下几个方面的原因： (1)设计FIR滤波器时可以容易地获得线性的相位响应，这对于那些必须确保恒定群延迟的应用

22、来说非常重要。 (2)FIR不会存在极限环的影响，而这是常常困扰IIR设计的问题。极限环是指，即使除去输入信号后滤波器输出端的某种微小振荡仍然不会消失。 (3)FIR滤波器本质上是稳定的，因为它们内部没有反馈。另一方面，IIR架构则存在反馈通道，因此，其系数的选择将影响到稳定性。事实上，如果没有认真地实现一个无条件稳定的设计，则IIR滤波器会出现振荡。 FIR结构具有以下特点：（1）系统的单位冲激响应在有限个n值处不为零5。（2）系统函数在0处收敛，极点全部在z=0处，系统始终稳定。（3）结构上主要是非递归结构，没有输出到输入的反馈，但在有些结构中也包含有反馈的递归部分5。 因此，本文设计采用

23、(ciyng)FIR结构滤波器。常用的FIR结构有直接型结构（横截型或卷积型结构(jigu)）、级联型、多相滤波结构、过采样结构。2.2.1 直接(zhji)型（横截型、卷积型） 根据系统函数的定义，单位冲响应长度为N的FIR滤波器的系统函数为： (2.5) 式(3.5)的差分方程表达式为： (2.6) 式(2.6)所对应的滤波器结构就是直接型结构，其中N为滤波器的阶数，为滤波器的系数（由于性能确定的FIR数字滤波器对应确定的一组系数，所以为常数），为第个单位时间的采样输入，为第个单位时间的采样输入对应的输出。其结构方框图如图2.7所示， 图2.7 直接型FIR数字滤波器结构 当FIR滤波器的

24、单位冲激响应具有奇偶对称特性时，该FIR滤波器一定具有线性相位，下面分情况讨论，如图： 图 2.8 N为奇数时线形相位(xingwi)FIR滤波器实现结构 图2.9 N为偶数时线性相位(xingwi)FIR滤波器实现结构2.2.2 级联型结构(jigu) 将系统函数分解成实系数二阶因子的乘积形式： （2.7） 实现结构如下图所示： X(n) y(n) 图2.10 级联型结构FIR滤波器 这种结构的特点是： （1）由于这种结构所需的系数和乘法运算比直接型多，因此，这种结构很少用。 （2）由于(yuy)这种结构的每一节控制一对零点，因此，只能在需要控制传输零点时才用。2.2.3 多相(du xin

25、)滤波器结构 在FIR滤波器中，转移(zhuny)函数为:(2.8) 式中为滤波器长度。将冲激响应按下列的排列分成个组，并设为的整数倍，即，为整数，则:使：(2.9)则转移函数为:(2.10)称为的多相分量。公式(2.10)称为转移函数的多相表示。将公式(2.10)中的换成，则(2.11)公式(gngsh)(2.11)中表示(biosh)不同的()具有(jyu)不同的相位，所以称为多相滤波结构。如图2.11所示。 图2.11 多相滤波结构多相滤波的实质可以看作按相位均分的关系把数字滤波器的转移函数分解成若干个不同相位的组，形成多个分支，在每个分支上实现滤波6。这样做的目的就是用其分支上阶数较少

26、的滤波来实现原来阶数很大的的滤波6。这样做的意义在于工程上易于实现，能高效的进行实时信号的处理6。2.2.4 过采样结构 过采样是使用远大于奈奎斯特采样频率的频率对输入信号进行采样。设数字音频系统原来的采样频率为，通常为44.1kHz或48kHz7。若将采样频率提高到，称为过采样比率，并且 8。在这种采样的数字信号中，由于量化比特数没有改变，故总的量化噪声功率也不变，但这时量化噪声的频谱分布发生了变化，即将原来均匀分布在频带内的量化噪声分散到了的频带上9。若，则就远大于音频(ynpn)信号的最高频率，这使得量化噪声大部分分布在音频频带之外的高频区域，而分布在音频频带之内的量化噪声就会相应的减少

27、，于是(ysh)，通过低通滤波器滤掉以上(yshng)的噪声分量，就可以提高系统的信噪比9。这时，过采样系统的最大量化信噪比为： (2.12)式中为音频信号的最高频率，为过采样频率，为量化比特数。 从上式可以看出，在过采样时，采样频率每提高一倍，则系统的信噪比提高3dB，换言之，相当于量化比特数增加了0.5个比特10。由此可看出提高过采样比率可提高A/D转换器的精度。2.3 窗函数法设计FIR滤波器 在滤波器设计过程中，通常是先给出所要设计的理想数字滤波器的频率响应 ,然后设计一个频率响应来逼近。由于设计是在时域进行的，因而可先由的傅里叶逆变换导出，即 (2.13) 一般情况下，理想频率响应是

28、逐段恒定的，具有矩形频率特性，在边界频率处有不连续点。因此，得到将是无限长的序列。列如，理想线性相位低通滤波器的频率响应为 (2.14) 式中表示群延时，其单位冲激响应为 (2.15)从式（2.15）可以(ky)看出，理想低通滤波器的单位冲激响应是无限长非因果序列(xli)，且具有偶对称特性，如图（2.12）。窗函数(hnsh)以矩形窗为例。 图 2.12 理想低通滤波器单位冲激响应n 0 图2.13 矩形窗 N-1 图 2.14 矩形窗截取的单位冲激响应 对FIR数字滤波器而言，其单位冲激响应是有限长的，所以要逼近，可用一个有限长度的窗口函数序列来截断11。即(2.16) 即所谓的窗函数，它

29、为有限长序列。 按照复卷积公式，在时域相乘，则频域上是周期卷积关系，即(2.17)因而逼近的好坏完全取决于窗函数的频率特性。窗函数的频率特性为：(2.18) 常用(chn yn)的窗函数有：矩形窗、三角窗、汉宁（hanning）窗、海明（hamming）窗、布莱克曼（Blackman）窗、凯塞（Kaiser）窗。、 另外，这种无限单位冲激响应的截取要受FIR滤波器具有线性相位条件的约束，为了构造一个(y )长度为N的线性相位滤波器，根据线性相位条件，要求应该(ynggi)是对称中心在（N-1）/2的偶对称序列或奇对称序列。 过渡带宽取决于矩形窗函数频率响应的主瓣宽度，好的FIR选频滤波器过渡带

30、要尽量陡。当旁瓣相对值尽可能小，数量尽可能少时，才可以得到大的阻带衰减，为改善滤波器的性能，通常要求窗函数的幅频特性具有以下特性： （1）主瓣宽度窄，以获得较陡的过渡带。 （2）最大旁瓣相对主瓣值尽可能小，以改善通带的平稳度和增大阻带的衰减。 然而，这两种要求往往会产生矛盾，即如果选用主瓣较窄的窗函数，则通带和阻带内的振荡将会较大。相反，如果选用旁瓣电平较小的窗函数，则所设计的滤波器的过渡带就有可能较宽。为便于比较和设计时参考，表2.1 归纳了常用窗函数的基本参数，图2-18 给出了常用窗函数的时域波形包络，图2-19（a)(b)(c)(d)(e)(f)给出了常用窗函数的幅度特性。其中，取滤波

31、器阶数为8，采样频率为1000Hz，截止频率为200Hz，滚将系数为0.35,通过FDATool查看各窗函数的幅频响应： 表2.1 六种窗函数基本参数比较窗函数旁瓣峰值/dB主瓣宽度过渡带宽阻带最小衰减/dB矩形窗-130.9-21三角形窗-252.1-25汉宁窗-313.1-44海明窗-413.3-53布莱克曼窗-575.5-74凯泽窗-575-80 w(n)布莱克曼 矩形(jxng)海明三角(snjio)汉宁N 图 2.15 常用(chn yn)窗函数的时域波形包络图2.16 (a) 矩形窗图2.16 (b) 三角(snjio)窗图2.16 (c) 汉宁窗图2.16 (d) 海明窗图2.1

32、6 (e) 布莱克曼窗图2.16 (f) 凯泽窗2.4 平方根升余弦(yxin)滚降滤波器的设计(shj)及MATLAB仿真2.4.1 窗函数设计(shj)平方根升余弦滚降滤波器原理简介 实际通信系统中，当奈奎斯特滤波器是升余弦滚降滤波器时，发送端的成型滤波器和接收端的匹配滤波器都采用平方根升余弦滚降滤波器。其传输函数为： （2.19） 由式（2.19）可以得到平方根升余弦的时域表达式： = （2.20）式中Tb为码元周期，为滚降系数，01。 由式（2.20）可以(ky)看出平方根升余弦滚降滤波器的时域表达式是一个(y )无穷阶数的系数对称的FIR滤波器，如图2-5-1。由于在设计FIR滤波器

33、是有限长滤波器，为了能够在硬件电路上实现，采用窗函数截断法截取其中一段，用有限长的h(n)来逼近(bjn)无限长的, 其中是由平方根升余弦滚降滤波器时域信号经过采用得到的，即。h(n)为加窗截断后的信号，即，其为窗函数。在这里抽头数N取偶数，即h(n)=h(N-1-n),这样才能保证此根升余弦滤波器具有线性相位特性。而对于采样点数N , 并没有一个具体的计算公式, 本次设计采用8 点采样, 这也是经过多次实验而得出的一个实验值。 2.4.2 平方根升余弦滚降滤波器的MATLAB仿真 使用MATLAB软件能够方便地设计平方根升余弦滚降滤波器。可以在MATLAB中调用fircos函数。调用方法是：

34、h=firrcos(n,fN,df,fs,type，delay).。其中，n是滤波器的阶数减1，fN是奈奎斯特速率，它等于符号速率的1/2，即，符号速率，根据本课题要求，取10MSPS。df是过渡带带宽，,是滚降系数，fs是采样频率。 MATLAB软件提供了专用数字滤波器的设计工具FDAtool。在MATLAB 中, 利用其信号处理工具箱中的FDATool工具可以设计出以各种形式实现的根升余弦函数, 进而提取出根升余弦滤波器的系数12。FDAtool工具的突出优点是直观、方便，用户只要设置几个滤波器的参数，即可参看滤波器的频率响应、零极点图、单位冲激响应、滤波器系数等。以下是实用MATLAB

35、FDAtool工具实现本次课题要求的平方根升余弦滤波器的设计步骤：首先，在MATLAB command window 命令窗内输入 FDAtool命令，按Enter,出现FDAtool界面，如图2.16 图2.16 FDAtool界面(jimin) (2)设置本课题要求的平方根升余弦滤波器的参数(cnsh)，设置的参数见界面，如图2.17，本次课题采用海明窗，Fc设置为5MHZ，滚降系数设置为0.35，采样频率设置为20MHZ,阶数设置为33，即n=32。然后点击点击“design filter”按钮。 图 2.17 设置本课题要求(yoqi)的平方根升余弦滤波器的参数 （3）查看平方根升余弦

36、滤波器的幅度响应图如图2.18、相位响应如图2.19，单位冲激响应如图2.20，以及生成(shn chn)的滤波器系数如表 2.6所示 图2.18 平方根升余弦(yxin)滤波器的频谱图 图 2.21 平方根升余弦滤波器相位(xingwi)响应 由于本文成型滤波器采用FIR滤波器设计，而FIR具有线性相位，从图2.2可以看出相位乘线性，从而验证了这一点。 图2.22 平方根升余弦(yxin)滤波器单位冲激响应 从图2.22可以看出，加汉明窗之后(zhhu)的平方根升余弦滚将滤波器是中间陡两边平缓的呈偶对称的有限单位冲激响应。 表2.2 平方根升余弦(yxin)滤波器系数序号系数序号系数序号系数

37、序号系数10.0001210-0.0091119-0.06234280.01362-0.00017110.0101200.02471290.0003930.00001120.0247210.01018300.0002940.0002913-0.0623422-0.00911310.0000150.0003914-0.04086230.003032-0.0001760.0136150.30120240.0055330.000127-0.002617160.54781250.0030180.00055170.30120260.0005590.0030118-0.0408627-0.002617（4

38、）接着用MATLAB中的simulink，构建滤波器仿真模块，如图2.23。 图 2.23 MATLAB中的simulink模块(m kui) 当输入波形是随机方波时，输出波形见图2.24。由图2.24可以看出方波波形经过成型(chngxng)滤波器之后波形明显地变平滑。改变了突变的上升沿河下降沿，消除高频的成分，从而达到降低码间串扰，提高频带利用率的效果。 图2.24 当输入波形为随机方波经过(jnggu)成型的输出波形以下是MATLABl生成滤波器的代码：Fs = 20; % Sampling Frequency N = 32; % OrderFc = 5; % Cutoff Freque

39、ncyTM = rolloff; % Transition ModeR = 0.35; % RolloffDT = sqrt; % Design Type % Create the window vector for the design algorithm.win = hamming(N+1); % Calculate the coefficients using the FIR1 function.b = firrcos(N, Fc/(Fs/2), R, 2, TM, DT, , win);Hd = dfilt.dffir(b);3 基于(jy)FPGA的成型滤波器设计3.1 FPGA开发

40、(kif)环境与工具3.1.1 FPGA简述(jin sh)随着数字集成电路的发展，越来越多的模拟电路逐渐被数字电路。数字集成电路由早期的电子管、晶体管、中小规模集成电路发展到超大规模集成电路。但是，随着微电子技术的发展，设计与制造集成集成电路的任务已不完全由半导体厂商独立承担。电子工程设计师们更愿意自己设计专用的集成电路芯片，并且希望ASIC的设计周期尽可能短，因而出现了可编程逻辑器件（PLD），其中应用最广泛的是现场可编辑逻辑门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。随着生产工艺的不断革新，高密度、超大规模FPGA/CPLD器件越来越多地在电子信息类产品设计中得到应用。FOGA具

41、有以下基本特点：（1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。（2）FPGA可做其它全定制或半定制ASIC电路的中试样片。（3）FPGA内部有丰富的触发器和I/O引脚。（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。（5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA

42、芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。3.1.2 FPGA工作原理 PGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Inpu

43、t Output Block）和内部连线（Interconnect）三个部分13。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构13。FPGA利用小型查找表（161RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块13。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与

44、I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程13。3.1.3 IP核概念(ginin)IP核是指具有知识产权的集成电路模块或软件功能模块的总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺(gngy)无关，可以移植到不同的半导体工艺中。对于FPGA开发软件。其提供的IP核越丰富，用户的设计就越方便。从IP核的提供方式上，可以(ky)分为软核、固核和硬核三类。软核在EDA设计领域是指综合之前的寄存器传输级模型，具体在FPGA设计中设计指的是对硬件语言描述，包括逻辑描述、网表和帮助文档等14。固核在EDA设计领域值的是带有平面规划信息的网表，具体在F

45、PGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应具体工艺网表的混合形式提供14。硬核在EDA设计领域是指经过验证的设计版图，集体在FPGA设计中指布局和工艺固定、经过前端和后端验证设计，设计人员不能对其修改15。3.2 成型滤波器的FPGA仿真实现（采用FIR核实现） FIR滤波器的FPGA实现可以采用串行结构、并行结构、分布式结构、IP核实现。根据通用的FPGA设计规则，对于手动编写代码实现的通用性功能模块，如目标器件提供相应的IP核，则一般选用IP核进行设计。所以，在工程实践中，大多数情况下直接采用IP核来设计FIR滤波器。以下是用FIR核实现平方根升余弦滚降滤波器的步骤：

46、(1)打开(d ki)Quartus II 软件，新建一个“project”。点击(din j)“tool”打开(d ki)“Megawizard pug-In manager”界面。 （2）在“brown”里导入滤波器系数如图3.1。查看频谱图，见图3.2。 图 3.1 导入滤波器系数 导入的系数是前面MATLAB FDAtool中生成的滤波器系数。 图 3.2 成型滤波器频谱图 由图可以看出与MATLAB仿真出来的频谱图大致相同。 （3）构建成型滤波器模块。接着点击“完成”再点击“step 3”导入vhd文件，如图3.3。构建模块，如图3.4。 图 3.3 模块(m kui)中导入滤波器系

47、数 当导入滤波器系数之后，利用IP内核生成了成型滤波器模块(m kui)及各管脚的连接见图3.9。 图 3.4 在FPGA中实现的成型(chngxng)滤波器模块及引脚配置 (4)当输入波形是随机方波波形，经过成型滤波器后输出波形如图3.5所示。 图3.5 输入波形是随机(su j)方波时的输出波形由图3.5可以看出输出波形不改变输入波形的所携带的信息，仅有一定的时延。由图看出输入方波经过成型滤波器之后可以明显的使波形变平滑，有效地改变了突变的上升沿和下降沿，消除波形中的高频成分，从而达到降低码间串扰的可能性、提高频带的利用率的效果，即达到了成型的目的(md)。这与前面MATLAB仿真结果是一

48、致的。以下(yxi)是用IP内核实现成型滤波器的VHDL代码：library IEEE;use IEEE.std_logic_1164.all;ENTITY a ISPORT (clk: IN STD_LOGIC;reset_n: IN STD_LOGIC;ast_sink_data: IN STD_LOGIC_VECTOR (7 DOWNTO 0);ast_sink_valid: IN STD_LOGIC;ast_source_ready: IN STD_LOGIC;ast_sink_error: IN STD_LOGIC_VECTOR (1 DOWNTO 0);ast_source_dat

49、a: OUT STD_LOGIC_VECTOR (16 DOWNTO 0);ast_sink_ready: OUT STD_LOGIC;ast_source_valid: OUT STD_LOGIC;ast_source_error: OUT STD_LOGIC_VECTOR (1 DOWNTO 0);END a;ARCHITECTURE SYN OF a ISCOMPONENT a_astPORT (clk: IN STD_LOGIC;reset_n: IN STD_LOGIC;ast_sink_data: IN STD_LOGIC_VECTOR (7 DOWNTO 0);ast_sink_

50、valid: IN STD_LOGIC;ast_source_ready: IN STD_LOGIC;ast_sink_error: IN STD_LOGIC_VECTOR (1 DOWNTO 0);ast_source_data: OUT STD_LOGIC_VECTOR (16 DOWNTO 0);ast_sink_ready: OUT STD_LOGIC;ast_source_valid: OUT STD_LOGIC;ast_source_error: OUT STD_LOGIC_VECTOR (1 DOWNTO 0);END COMPONENT;BEGINa_ast_inst : a_astPORT MAP (clk = clk,reset_n = reset_n,ast_sink_data = ast_sink_data,ast_source_data = ast_source_data,ast_sink_valid = ast_sink_valid,