集成电路CAD综合实践报告

1、专业综合实践总结报告姓 名:姓 名:姓 名:专业及班级设计题目：起始时间：周指导老师：林道悦学号：04081400李操 学号：04081366史正韵学号：电子科学与技术08 1D触发器电路图和版图设计2010 2011 第（2）学期 第 周第 19海 成绩:日期：一、课题任务：、利用所学的半导体集成电路设计、微电子学、集成电路CAD和相关的EDA 技术，完成D触发器电路图和版图设计；、利用cadence软件进行集成电路（D触发器）的逻辑分析、仿真分析、交 直流分析和瞬态分析及版图设计；、通过实践培养学生的科学性、系统性及全面性的设计素质，开拓学生的设 计思路，提高理论知识的应用能力和团队合作精

2、神。二、方案比较与选择：维持阻塞式边沿D触发器是最常用的触发器之一。对于上升沿触发的D触 发器来说，其输出Q只在CLK由L到H的转换时刻才会跟随输入D的状态而 变化，其他时候Q则维持不变。维持阻塞式边沿D触发器的逻辑图和逻辑符号 如图2-1所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器， G3、G4组成时钟控制电路，G5、G6组成数据输入电路。兄& H1 ICF（a）逻辑图（b）逻辑符号图2-1持阻塞式边沿D触发器SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低 电平有效。当SD=1且RD=0时，不论输入端D为何种状态，都会使Q=1, Q非 =0，即触发器置1

3、；当SD=0且RD=1时，触发器的状态为0,SD和RD通常又 称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。 工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不 变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接 收输入信号D，Q5=D非，Q6=Q5E=D。当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3 和Q4的状态由G5和G6的输出状态决定。Q3=Q5E=D，Q4=Q6E=D非。 由基本RS触发器的逻辑功能可知，Q=Q3=D。触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开 后，它

4、们的输出Q3和Q4的状态是互补的，即必定有一个是0，若Q3为0，则 经G3输出至G5输入的反馈线将G5封锁，即封锁了 D通往基本RS触发器的 路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用, 故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维 持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触 发器置0的作用，称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总 之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输 入即被封锁，三步都是在正

5、跳沿后完成，所以有边沿触发器之称。与主从触发器 相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。QnDQn+1000011100111表2-1 D触发器特性表图2-2持阻塞式边沿D触发器时序图方案1：由一个CMOS反相器和三个与非门组成图2-3所示为一个用TSPC （真单相时钟）原理构成的上升沿D触发器的电 路图。电路由11个MOS晶体管构成，分为四级。当时钟信号CLK为低电平时， 第一级作为一个开启的锁存器接收输入信号，而第二级的输出节点被预充电。在 此期间，第三级第四级保持原来的输出状态。当CLK由低电平转换到高电平时， 第一级不再开启而且第二级开始定值。同时，第三级变为开启而

6、且将采样值传送 到输出。最末级的反相器只用于获得不反相的输出电平。A-trprnng- Jl-3_5u .iV=15UM+ trprnog -l-3.5uiV=15uvddr-ddME.trprYpDS 1-3.5u.w=15u申12施； trnmos, I=3u5u . #=了-.5廿I iV=15linos- ,5u . ,w= 15utrriniDS,iY=7.5uM7 .trnmos1l-3.5u ENew-Library，设置Library Name 为 my_lib(自定义)，然后 OK，选择 Compile a new techfile-OK。创建视图单元/原理图(cell vi

7、ew):在主窗口中Tools-Library Manager，在 Library中单击my_lib(刚才建立的新库)，在Library Manager窗口，然后选择 File-New-Cell View，设置 Cell Name 为 inv，View Name 为 Schematic， Tool 为 Composer-Schematic，点击OK，弹出 Schematic Editing 的空白窗口。在窗口 中绘制原理图如图2-3.2、仿真波形：打开ADE窗口设置仿真环境。.点击 Setup - Simulation Files。在 include path 栏中./Models -OK.点击

8、 Setup - Model Lbrarieso 在 Model Lbraries File 下输入：allModels.scs - add - OK.点击 outputs - to be plotted - select on schematico 在原理图中选中输入端 D端和CLK端，输出端Q端。.此时ADE窗口 outputs下已有要观察的信号，点击session - save stateSave as: state2 -state2 -OK.点击 analyses - choose 将 stop time 改为 300n -OK.点击netlist and run,开始仿真，则可以得到

9、如图2-5所示的波形图。Trns i ent Response图2-5基于TSPC原理构成的动态D触发器仿真波形3.layout版图设计：关闭所有的窗口后，重新进入Cadence选中 my_lib 库，file-new-cell view 在出现的对话框中 cell name 为 Dchufaqi , 将tool改为virtuoso，则view name也会相应的改变。在弹出的Virtuoso Editing窗口中根据版图设计规则绘制基于TSPC原理构成 的动态D触发器的版图。四、实验结果：1.波形仿真结果如图2-5所示2.layout版图设计结果如图2-6所示。tine图2-6基于TSPC原

10、理构成的动态D触发器版图五、数据测试与处理：对比图2-2和2-5，可见实际的波形和理论波形大致上是差不多的，但是存 在一定误差。产生误差的原因可能是软件本身存在误差，在取点描图的时候取点 较少而产生误差，且理论波形没有考虑延迟时间，而实际的电路都是有延迟的； 还有可能是操作上的一些细节错误引起的误差。六、总结：随着电子技术的发展，集成电路的集成度越来越高，计算机辅助设计(CAD) 技术也因此成为电路设计不可或缺的有力工具。从微电子学和集成电路设计的理 论课程学习到集成电路CAD这种理论加实践的课程学习，还有独立教学的微电 子实验课程，我对集成电路设计有了一定的了解和掌握了其基本的内容，同时也 掌握了一些集成电路CAD软件的基本使用。此次专业综合实践可以说是对前段时间所学内容的综合应用实践，通过此 次实践，我收获颇多。我选择的课题是D触发器电路图和版图设计，从选择课 题到根据课题去找一些相应的资料，我对D触发器的原理和应用有了更进一步 的了解，也回顾了以前