清华-微机原理

1、8.1 概述8.2 ISA总线8.3 PCI总线第八章 总线8.1 概述总线是计算机中连接各部件的一组公共通信线。总线的基本概念1970年DEC公司PDP-11小型计算机首次采用总线技术。总线结构的优点：便于采用模块化结构设计方法，简化系统设计标准总线得到各厂商的支持，便于开发相互兼容的硬件板卡和软件模块结构便于系统的扩充和升级便于故障诊断和维修.总线的基本概念微型计算机自诞生以来一直采用总线结构总线速度是微机性能的主要指标之一目前在微型计算机系统中常把总线作为一个独立的部件看待微机系统中的I/O接口本质上是I/O设备与微机系统总线的接口总线的基本概念按总线传送信息的类别，可以把总线分成控制总

2、线、地址总线和数据总线。总线也包括电源线和地线。总线的基本概念控制总线控制总线上传送一个部件对另一个部件的控制信号。在总线上，可以控制其他部件的部件称为总线主控或主控(bus master)，被控部件称为从控(slave)根据不同的使用意义，有的为双向, 有的为三态，有的非三态总线的基本概念地址总线地址总线上传送地址信号，总线主控用地址信号指定其需要访问的部件（如外设、存储器单元）。总线主控发出地址信号后，总线上的所有部件均感受到该地址信号，但只有经过译码电路选中的部件才接收主控的控制信号，并与之通信。地址总线是单向的，即地址信号只能由总线主控至从控。地址总线也是三态的，非主控部件不能驱动地址

3、总线。总线的基本概念数据总线数据总线上传送数据信息，数据总线是双向的，数据信息可由主控至从控（写），也可由从控至主控（读）。数据总线是三态的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）。数据总线的根数称为总线的宽度。16位总线，指其数据总线为16根。总线的层次结构计算机的总线系统由处于计算机系统不同层次上的若干总线组成：CPU总线、系统总线、局部总线、外部总线。CPU总线CPU、RAM、ROM、控制芯片组等芯片之间的信号连接关系称为CPU总线，包括控制总线、地址总线和数据总线CPU总线实现了CPU与主存储器、Cache、控制芯片组、以及多个CPU之间的连接，并提供了与系统总线的

4、接口总线的层次结构CPU总线CPU总线针对具体处理器设计，因此没有统一的规范。系统总线系统总线为主机系统与外围设备之间的通信通道。在主板上，系统总线表现为与扩展插槽相连接的一组逻辑电路和导线，所以系统总线也叫I/O通道总线系统总线必须有统一的标准，以便按标准设计各类适配卡ISA、EISA、MCA、VESA、 PCI、AGP总线的层次结构系统总线ISA:Industry Standard Architecture工业标准体系结构，16位标准总线，数据传输率8MB/sMCA:Micro Channel Architecture微通道体系结构， 32位标准总线，数据传输率40MB/sEISA:Ext

5、ended Industry Standard Architecture扩展工业标准体系结构，32位标准总线，数据传输率33MB/sVESA:Video Electronic Standard Association视频电子标准协会。 VESA总线也称为VL-bus(VESA Local Bus)， 32位标准总线，数据传输率133MB/s总线的层次结构系统总线PCI:Peripheral Component外部设备互连。32/64位标准总线，数据传输率132MB/sAGP:Accelerated Graphics Port加速图形接口， 专为提高视频带宽而设计的总线规范。它是点对点连接，连接

6、控制芯片组和AGP显示卡，因此严格说AGP不能称为总线，而是一种接口标准总线的层次结构局部总线用于主机内部特定子系统之间的紧密连接，设置局部总线的目的是为了提高CPU与高带宽占用部件（如显卡）之间的数据传输速率PCI、VESA、AGP为局部总线总线的层次结构外部总线用来提供I/O设备与系统中其他部件间的公共通信通路。外部总线标准化程度最高，适用各种处理器。SCSI小型计算机系统互连USB通用串行总线外部总线本质上应该算作主机与外设的接口总线的层次结构总线的层次结构82439TX System Controller (MTXC) 82371AB PCI ISA IDE Xcelerator (P

7、IIX4)总线的层次结构8.2 ISA总线支持8位ISA卡和16位ISA卡8位ISA总线接口8位ISA总线也称为PC总线或XT总线共有62引脚，其中，数据线8根、地址线20根、控制线21根、状态线2根，还有时钟、电源、地线8位ISA总线接口地址线A19A0存储器地址A19A0，最大存储器1M。I/O地址A15A0，最大64K，在PC及XT机上实际使用A9A0，I/O范围为000003FFH。8位ISA总线接口数据线D7D0控制线 21条8位ISA总线接口AEN：Address Enable，地址允许信号 PC总线可由CPU或DMA控制器控制，当DMAC控制总线时，它产生AEN信号，用于禁止CP

8、U控制总线。即：控制线 21条8位ISA总线接口ALE：Address Latch Enable，地址锁存允许 在ALE的下降沿锁存来自CPU的地址信号读/写信号 控制线 21条8位ISA总线接口IRQ7IRQ2：中断请求信号 总线上的设备通过IRQ7IRQ2向主板上的中断控制器8259发出中断请求，IRQ7IRQ2对应8259的引脚IR7IR2。8259的8个请求输入端IR7IR0中IRQ0被主板上的系统定时器占用、IRQ1被键盘占用，因此，IRQ0和IRQ1不在PC总线上出现控制线 21条8位ISA总线接口DRQ3DRQ1：DMA请求信号 DMA控制器8237有四个通道，允许四个设备请求进

9、行DMA传送，但通道0用于DRAM刷新，因此，DRQ0和 不在PC总线上出现: DMA响应信号控制线 21条8位ISA总线接口T/C：计数结束信号 一次DMA请求可传送多个字节，当任一DMA通道传送结束时，T/C上出现高电平。Reset Drv：系统总清信号 控制线 21条8位ISA总线接口 I/O通道奇偶校验信号。当I/O通道上的设备或存储器的奇偶校验有错时，该信号有效。 I/O通道准备好信号。该信号为低电平时（未准备好），使CPU或DMA插入等待周期。16位ISA总线接口在IBM PC/AT（80286）机上首先使用，故又称为AT总线，在8位PC总线上扩展而成16位ISA总线接口16位IS

10、A总线在扩展PC总线时，保留了原62芯PC总线信号的大部分定义，仅做了少量更改16位ISA总线接口在扩展的36芯插座上，ISA重新定义了部分信号24位地址信号，允许最大存储器16MSD15SD0：16位数据信号SBHE：总线高字节允许IRQ15、IRQ14、IRQ12、IRQ11、IRQ10AT机上使用2片中断控制器8259（主片和从片），可有15级中断请求16位ISA总线接口DMA请求/响应线16位ISA总线接口存储器读/写信号16位访问周期信号指出当前传送的是16位总线周期总线主控当DMA控制器使用总线期间， 为低电平8.3 PCI总线PCI总线的引脚PCI总线支持32位和64位接口卡，6

11、4位卡有94个接插点，32位卡仅有接插点162 -| PCI Component Side (side B) | | | optional | _ mandatory 32-bit pins 64-bit pins _|_| |-|-| b01 b11 b14 b49 b52 b62 b63 b94微机系统采用98+22边缘接插件8.3 PCI总线PCI总线的引脚系统信号CLK:系统时钟信号。为所有处理提供定时，在时钟的上升沿采样总线上各信号线的信号。 CLK的频率称为PCI总线的工作频率，为33MHz。 RST # :复位信号。用来使PCI所有的特殊寄存器、定序器和信号恢复初始状态。8.3

12、PCI总线PCI总线的引脚地址和数据信号 AD31:00 地址和数据共用相同的PCI引脚。一个PCI总线传输事务包含了一个地址信号期和接着的一个(或多个)数据期。PCI总线支持猝发读写功能。C/BE3:00 总线命令和字节使能信号。在地址期,C/BE3:0#定义总线命令;在数据期,C/BE3:0#用作字节使能。 PAR 奇偶校验信号。它通过 AD31:00 和C/BE3:0进行奇偶校验8.3 PCI总线PCI总线的引脚接口控制信号 FRAME#:当一个主控设备请求总线时，采样 FRAME#、 IRDY# ，若均为无效电平，并且同一时钟的上升沿GNT#为有效电平，就认定以获得总线控制权。 在主控

13、设备发起传输时，将FRAME#驱动为有效电平，并一直保持，直到开始传输最后一个数据时将FRAME#驱动为无效电平。IRDY# :主设备准备好信号。当与 TRDY# 同时有效时,数据能完整传输。在写周期,IRDY# 指出数据已在AD31:00上;在读周期,IRDY#指示主控器准备接收数据。 接口控制信号 TRDY# :从设备准备好信号。预示从设备准备完成当前的数据传输。在读周期,TRDY#指示数据变量已在AD31:0中;在写周期,指示从设备准备好接收数据 STOP# :从设备要求主设备停止当前数据传送。 LOCK# :锁定信号。用于锁定目标存储器地址。 IDSEL: 初始化设备选择。在参数配置读

14、写传输期间,用作设备配置寄存器的片选信号。 DEVSEL:设备选择信号。该信号有效时, 表明总线上某设备被选中。 8.3 PCI总线PCI总线的引脚仲裁信号 REQ# :总线占用请求信号。任何主控器都有它自己的REQ#信号。 SERR# :总线占用允许信号,指明总线占用请求已被响应。任何主设备都有自己的GNT#。 8.3 PCI总线PCI总线的引脚总线命令 总线命令在地址期 C/BE3:0#线有效时被译码，表明事务的类型0000 中断确认 中断识别命令 0001 特殊周期 提供在PCI上的简单广播机制 0010 I/O读 从I/O口地址中读数据 0011 I/O写 向I/O地址空间写数据011

15、0 存储器读 从内存空间中读出数据 0111 存储器写 向内存空间写入数据 1100 多重存储器读 只要FRAME#有效,就应保持存器 管道连续, 以便大量传输数据 数据传输数据传输由启动方（主控）和目标方（从控）共同完成所有事件在时钟下降沿同步，在时钟上升沿对信号线采样数据传输a. 总线主控设备获得总线控制权后，将FRAME#驱动至有效电平，开始此次传输。同时启动方将目标设备的地址放在AD总线上，命令放在C/BE#线上b. 目标设备从地址总线上识别出c. 启动方停止启动AD总线，同时改变C/BE#线上的信号，并驱动IRDY#至有效电平，表示已作好接收数据的准备数据传输d. 目标设备将DEVSEL#驱动至有效电平，将被请求的数据放在AD总线上，并将TRDY#至有效电平,表示总线上的数据有效e. 启动方读数据f.目标设备未准备好传送第二个数据块，因此将TRDY#驱动至无效电平数据传输g. 第6个时钟，目标方已将第三个数据块放到数据总线上，但启动方未准备好，故因此将IRDY#驱动至无效电平i. 启动方知道第三个数据块是要传输的最后一个，将FRAME驱动至无效电平，停止目标方，同时将IRDY#驱动至有效电平，完成接收j.启动方将IRDY#驱动至无效电平，总线回到空闲状态配置空间 PCI总线实现了参数自动设置功能。每个P