计算机系统知识-硬件知识

1、全国计算机技术与软件专业技术资格(水平)网络工程师考试大纲知识结构计算机与网络知识 计算机系统知识 硬件知识第13页，共13页 1. 计算机系统知识1.1 硬件知识1.1.1 计算机结构计算机组成(运算器,控制器,存储器,I/O部件)运算器:对数据进行加工处理，完成算数逻辑运算。通常由算数逻辑部件(ALU),寄存器,多路转换器,数据总线组成.控制器:依次访问程序指令,进行指令译码,并协调其他设备.通常由程序计数器,指令寄存器,指令译码器,状态/条件寄存器,时序发生器,微操作信号发生器等组成.程序计数器(PC):每取出一条指令,PC内容自动增加一个值,指向下一条要取得指令.指令寄存器(IR):存

2、放当前要执行的指令.指令译码器(ID):对现行指令进行分析,确定指令类型,要完成的操作及寻址方式.时序发生器:产生时序脉冲和节拍点位控制计算机有序的工作.微操作信号发生器:综合各种信号形成特定的操作序列,完成取指令的执行控制.存储器:具有记忆能力的部件,用来存放程序或数据.输入设备:把程序和原始数据转换成计算机中用以表示二进制的电信号,输入到计算机内存.输出设备:把运算结果按照人们要求的形式输出.指令系统(指令,寻址方式,CISC,RISC)指令系统: 一台计算机的所有指令组成指令系统.指令:计算机能执行的基本操作叫做指令.指令由操作码和地址码组成.操作码:指明操作的类型和性质.操作码的位数决

3、定了指令系统中指令的多少:指令数=2操作码位数定长操作码:操作码的位数和位置固定不变,通常占据指令最前面的几位.扩展操作码:指令较短时,利用某些指令中地址字段减少的位数,扩展操作码的位数.地址码:指明操作数(原始的数据)及运算结果存放的地址.寻址方式:指令中如何提供操作数或提供操作数地址,称为寻址方式或编址方式.操作数可寄存于:CPU的寄存器(用寄存器名操作),主存储器(指出存储单元地址),堆栈(先进后出存储机制,用栈顶指针SP标记当前位置),外存储器,外围设备.指令寻址方式(2种):顺序寻址:把程序首地址赋予PC,根据PC内容从内存中取出指令,稳定到达指令寄存器后,PC内容自动加1,指向下一

4、条指令.转移寻址:若内存中取出的指令是转移指令或者转子指令,则修改PC内容,指向新的地址执行.操作数寻址方式(5种):立即寻址:指令的地址码字段给出的不是操作数的地址而是操作数本身,执行时间短.直接寻址:指令的地址码字段直接给出操作数地址或操作数所在寄存器号.寄存器寻址:指令的地址码字段直接给出操作数所在的寄存器号.寄存器间接寻址:指令的地址码字段在寄存器中给出.变址寻址:指令的地址码字段给出的地址需要与特定的地址值累加从而得出操作数地址.CISC:复杂指令计算机,拥有很多且复杂的指令来提高系统的效率. RISC:精简指令计算机,使用少量结构简单的指令,提高计算机性能.RISC的特征:1,精简

5、指令数量.2,简化指令格式.3,几乎所有指令都在一个机器周期内完成.4,采用寄存器操作.5,绝大部分指令采用硬联控制实现,只有少量指令采用微程序实现.6,优化编译程序来支持高级程序设计语言.决定计算机执行程序所需时间P的因素：机器指令数I执行每条指令的平均周期数CPI每个机器周期的时间TP=I*CPI*TCISI&RISC特性比较指令系统指令寻址方式实现方式CISC1,数量多2,使用频率差别大3,可变长 格式支持多种RISC1,数量少2,使用频率接近3,定长格式支持方式少硬布线逻辑控制为主典型的RISC处理器：DEC Alpha21164,IBM Power PC620,HP PA-8000,

6、SGI MIPS分部的TS,Sun Ultra SPARC.流水线技术通过硬件并行来提高系统性能的常用方法,把一件任务分解为若干顺序执行的子任务,有不同的执行机构同时并行执行.技术特点1,流水线可以分成若干个相互关联的子过程 2,实现子过程的功能所需时间尽可能相等 3,形成流水处理,需要一段准备时间 4,指令流不能顺序执行时,会使流水过程中断,再形成流水过程则需要时间计算执行时间将某任务分为N个子任务,每个子任务需要时间t,有k个任务需要完成；传统方式;T=kNt流水线技术:T=Nt+(k-1)t注意:如果每个子任务所需时间不同,则其速度取决于最慢的一个(流水线周期=最慢指令周期).术语:流水

7、线吞吐量:任务数/完成时间加速比:不采用流水线的执行时间/采用流水线的执行时间流水线的破坏(3种):不能重叠执行转移指令:前面的转移指令没有完成,流水线无法确定下一条指令的地址,无法添加此指令到流水线.无条件跳转指令不影响流水线.共享资源访问冲突:后一条指令需要使用的数据与前一条指令发生冲突,或者相邻的指令使用了相同的寄存器,流水线被破坏.响应中断:有中断请求. 精确断点法:立即响应中断,流水线停止. 不精确断点法:流水线中的指令继续执行,不再添加指令进入流水线.处理器性能CPU功能:1,指令控制:控制机器以规定的顺序执行程序.2,操作控制:根据分析产生的操作序列控制部件完成指令规定的操作.3

8、,时间控制:对微操作实施时间控制,使计算机有条不紊的工作.4,数据加工:算数逻辑运算.CPU特性:指令周期:取出并执行一条指令所用的时间,也称机器周期.总线周期:CPU从存储器或I/O端口存取一个字节所需的时间,也称主振周期.时钟周期:CPU处理动作的最小单位,如:赛扬1.8GHz,2.0GHz(个时钟周期).关系:1指令周期=N总线周期1总线周期=K时钟周期(K通常为4)计算计算总线数据传输速率:总线数据传输速率=时钟频率/每个总线包含的时钟周期数X每个总线周期传送的字节数注意:32b=4B计算机系统速度(指令/秒,事务项/秒):每秒指令数=时钟频率/每个总线包含的时钟周期数/指令平均占用总

9、线周期数每秒事物项=每秒指令数/一个事务项含有指令的个数多处理器(紧耦合系统,松耦合系统,阵列处理机,双机系统,同步)并行处理技术并行性是指在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作.只要在时间上互相重叠,都存在并行性.并行措施(3种):1,时间重叠:多个处理过程在时间上相互错开,轮流重叠使用同一套硬件设备.主要代表:流水线部件,流水线处理机.2,资源重复:空间重复,即引入多套硬件设备共同完成.主要代表:多处理机系统,阵列式处理机(价格昂贵不易实现).3,资源共享:在时间上并行,通过软件实现.多个用户按一定时间顺序轮流使用同一套硬件设备(CPU,设备在工作时间上的重叠).

10、主要代表:多道程序,分时系统,分布式系统和计算机网络是更高层次上的资源共享.主要并行技术并行处理机(阵列处理机) 体系结构:SIMD(单指令流多数据流)主要应用:使用向量和阵列等规整数据结构的科学计算与工程计算.特点:拓扑决定结构,与算法联系,具有专用性.主要分类:1)具有分布存储器,2)具有共享存储器.多处理机系统 体系结构:MIMD(多指令流多数据流)主要应用:不同的多处理机系统结构可以用于不同的场合.特点:每台处理机都有控制部件,结构复杂,需专门并行指令来控制并发执行(并行任务派生),需专门的同步措施.主要分类;1)异构型:时间重叠;2)同构型:处理器相同;3)分布式处理操作系统协同.并

11、行性发展单处理机:改进功能部分,按三种重叠措施(主要是时间重叠)来实现.资源共享:多道程序,分时系统,虚存器=多终端,远程终端=分布式处理系统资源重复;多存储块,多操作部件=相联处理机,并行处理机=同构型多处理机时间重叠;先行控制,高速缓存=指令,操作,宏流水线=异构型多处理机多机系统:多指令流多数据(MIMD)系统网络化:通信处理机,计算机网络=计算机局域网=分布式处理系统多机互联:紧耦合系统=可重构,容错多处理机=同构型多处理机功能专用化:松耦合系统=高级语言,数据库处理机=异构型多处理机1.1.2 存储器计算机系统的记忆设备,用来存放程序,原始数据,中间结果及最终结果.存取方式(4种)顺

12、序存取:共享读写装置,无数据块标志,特定线形顺序访问.代表:磁带.直接存取:共享读写装置,数据分块,每块一个唯一标志,可直接移到特定数据块访问.代表:磁盘.随机存取:每个可寻址单元专有读写装置,每个可寻址单元均有一个唯一地址,随时访问任何一个存储单元.代表:主存.相联存取: 每个可寻址单元专有读写装置,每个可寻址单元均有一个唯一地址,根据内容而非地址选择读写点.代表:Cache.存储介质(半导体存储器,磁存储器,光存储器)1,磁芯存储器.2,半导体存储器:Cache,主存.3,磁表面存储器:磁带,磁盘,磁卡.4,光盘存储器.5,其他存储器.存储系统存储系统层次结构:Cache主存辅存主存辅存层

13、次: 主存中存放当前执行的程序和所需数据,供CPU直接访问.外村中存放暂时不用的程序和数据.依靠辅助软件和硬件的控制实现.主存Cache层次:加入高速缓存弥补主存速度的不足,使之与CPU速度相匹配.依靠辅助硬件构成整体.主存与辅存主存:用来存放当前要执行的程序和所需的数据.CPU可直接访问,速度快.由半导体存储器组成.辅存:用来存放暂时不用的程序和数据,并且以文件的形式存储.CPU不直接访问外存中的程序和数据,只用将其调入主存后方可访问. 主存类型,主存容量和性能主存的种类:RAM:随机存储器,可读写,断电后数据无法保存,只能暂存数据. SRAM:静态随机存储器,在不断电时信息能够一直保持.

14、DRAM:动态随机存储器,需要定时刷新以维持信息不丢失.ROM:只读存储器,用掩膜技术写入,常用于存放BIOS和微程序控制.PROM:可编程ROM,指能够一次读写,需用特殊的电子设备写入.EPROM:可擦除ROM,用紫外线照射1520分钟可擦去所有信息,可写入多次.E2PROM:电可擦除EPROM,可以写入,但速度慢.闪存主存的组成:存储体:存储单元的集合,每个存储单元可以存放若干二进制信息.地址寄存器:用于存放CPU要访问的存储单元地址.地址译码驱动电路:把二进制代码标识的地址转换成输出端的高电平以选中要访问的存储单元,并由驱动电路向相应的读写电路提供驱动电流,完成对选中的读写单元的读/写操

15、作.读写电路:用于控制被选中的单元完成或写入的操作.数据寄存器:用于暂存从存储单元读出的数据或从其它部件送来要存入存储器的数据.控制逻辑:接收CPU送来的启动,读,写及清除命令,经控制电路处理后,产生一组时序信号以控制存储器的读出和写入.主存容量表示方法： 1,以字节为单位,如64MB 2,字数x位数主存容量=WxBW是存储单元(word,即字)的数量,B表示每个word由多少bit组成.组成一个WxB的存储器需要用(W/我)x(B/b)个规格为wxb的芯片规格.主存性能 存取周期:存储器进行两次连续的读/写操作之间所需的最短间隔时间.存取时间:完成一次读/写的时间.存储器带宽:每秒钟能访问的

16、位数. 带宽=1/存储周期(纳秒:ns)x每周期可访问的字节数数据传输率:每秒钟输入/输出的数据位数. 随机存取传输率=1/存储器周期主存地址编码对每个数据块进行编码,以word为单位来标识,每个字一个地址,通常采用16进制表示.编址基础可以是字节也可以是字.计算地址位数,首先应该计算要编址的字或字节数,然后求2的对数可得.主存配置(主存奇偶校验,交叉存取,多极主存,主存保护系统)高速缓存程序的局部性:在一个较短时间内,对局部范围的存储器访问频繁,对此范围以外的地址访问甚少的现象.程序的局部性原理:将访问集中的内容存放在高速缓存上以提高性能.访问命中率h,使效率1-h,Cache访问周期t1,

17、主存访问周期t2平均访存时间t3=hxt1+(1-h)xt2Cache地址映射(3种)直接映像:每个主存页只能复制到某一固定的Cache页.全相联映像:主存的每一页可以映像到Cache的任意一页.组相联映像:主存各页与Cache的组号有固定的映像关系,但可以自由映像到对应的Cache组中的任意一页.Cache淘汰算法包括随机淘汰,先进先出(FIFO)淘汰,最近最少使用(LRU)淘汰.命中率最高的是最近最少使用(LRU)淘汰.Cache写操作写回法:信息暂时只写入Cache,并用标志加以注明,直到内容需要从Cache中替换(淘汰)出来时,才一次写入内存.特点:速度快,容易造成错误.写直达法:信息

18、在写入Cache时同时写入主存.特点:速度慢,不易出错.标记法辅存设备的性能和容量计算磁带存储器顺序存储设备,存取时间长,容量大,常用于备份.启停式:以文件块的形式存放信息,数据块间有空白块,其磁道数等于磁头数.数据流式:串行逐道记录信息,每次读写1位,结构简单,价格低,速度快.性能公式数据传输速率(B/S)=磁带记录密度(B/mm)x带速(mm/s)数据块长度=记录数据所需长度+块间间隔记录数据所需长度=(字节数/记录)x块因子/记录密度读N条记录所需时间=启停时间+有效时间+时间间隔有效时间=(Nx字节数/记录)/传输速度间隔时间=块间隔总长/带速=(N/块化因子)x(块间间隔)/带速磁盘

19、存储器常见技术指标磁道数=(外半径-内半径)x道密度x记录面数注意:硬盘的第一面和最后一面是保护用的,要减掉.n个双面盘片的记录面数=nx2-2非格式化容量=面数x(磁道数/面)x内圆周长x最大位密度格式化容量=面数x(磁道数/面)x(扇区数/道)x(字节数/扇区)平均数据传输速率=每道扇区数x扇区容量x盘片转速存取时间=寻道时间+等待时间寻道时间:磁头移动到磁道所需的时间等待时间:等待读写的扇区转到磁头下方所用的时间磁记录方式磁盘按照某种规律将一连串二进制数字信息变换成为此戒指上的某个磁通翻转形式,采用的是串并行的方式写入.直接记录方式归零制(RZ):每个波都回到零电平(中间),成为凸字和凹

20、字形.不归零制(NRZ):用高电平表示1,低电平表示0.不归零-1制(NRZ-1):见到1就翻转,见到0不变.其他方式调相制(PE):用低到高翻转代表1,用高到低翻转代表0,常用于磁带机.调频制(FM):用有频率代表1,无频率代表0.用于早期硬盘.改进的调频制(MFM):在调频制基础上加上了翻转规则,广泛应用于硬盘.1.1.3 输入输出结构和设备 I/O接口(中断,DMA,通道,SCSI,并行接口,通用接口总线,RS-232,USB,IEEE1394,红外线接口,输入输出控制系统,通道)I/O系统三种工作方式:1,程序控制工作方式输入输出完全由CPU控制,在整个I/O过程中CPU必须等待其完成

21、,限制了CPU的高速能力.I/O设备的编码方式1,存储器映射:I/O设备和主存储器统一编址,使用相同的机器指令访问内存和外设.CPU根据地址的不同区分访问的是外设还是存储器.2,独立编址:I/O设备和主存储器的地址空间相互独立,CPU使用专门的I/O指令访问设备.外设的查询方式1,串行点名:CPU依次对所有的外设进行查询,每次查询一台.2,并行查询:把各个外设的状态位集中起来,由CPU通过专用的端口读取,每次可查询多个外设的状态.2,程序中断工作方式使用中断使CPU无须定期查询I/O系统的状态.I/O系统完成后,以中断的方式通知CPU,然后CPU保存正在执行程序的现场(程序计数器),接着转入中

22、断服务程序完成数据交换.中断响应时间:收到中断请求后,停止正在执行的代码,保存现场的时间.多中断源的处理方法1,多中断信号线法:每个中断源一个请求线.2,中断软件查询法:CPU收到中断后转到中断服务程序,由该程序确认中断源.3,雏菊链法:硬件查询法,所有的I/O模块共享一条共同的中断请求线.4,总线仲裁法:一个I/O设备在发出中断请求前,必须先获得总线控制权,由总线仲裁机制决定谁有权发出中断信号.5,中断向量表法:中断向量表保存各个中断源的中断服务程序的入口地址,外设发出中断后,由中断控制器确定其中继号.3,DMA工作方式 使用DMA控制器DMAC控制和管理数据传送.DMAC与CPU共享系统总

23、线,具有独立访问存储器的能力.DMA:直接内存访问.实现步骤:1,向CPU申请DMA传送.2,获得CPU允许后,DMAC接管系统总线控制权.3,在DMAC控制下,在存储器和外设之间进行数据传送,无需CPU参与,开始时要提供传送数据的长度和起始地址.4,传送结束后,向CPU返回DMA操作完成信号.DMAC获取总线控制权方式:1,暂停方式:CPU交出控制权到DMA操作结束.2,周期窃取方式:CPU空闲时暂时放弃总线时插入一个DMA周期.3,共享方式:CPU不使用系统总线时,由DMAC进行DMA传输.4,I/O通道技术通道:通过执行通道程序管理I/O操作的控制器,使CPU与I/O操作达到更高的并行度

24、.通道的功能:1,接受CPU的I/O指令,按指令要求与指定的外围设备进行通信.2,从主存中读出相应的通道指令,经译码后向设备控制器和设备发送各种命令.3,组织外设和主存进行数据传送.4,获得外设状态信息,存入内存供CPU使用.5,将外设的中断请求和通道本身的中断请求按顺序报告CPU.通道的类型:1,选择通道:可连接多台快速I/O设备,每次选择一台设备执行通道程序,进行主存与该设备间的数据传送.2,字节多路通道:可连接多台慢速I/O设备,以交叉方式传送数据,设备轮流使用通道与主存进行数据传送,每次只传送一个字节.3,数据多组通道:综合前两者的优点.接口分类:根据数据的传输格式1,串行总线接口:实

25、现串行线路上发送和接收数据的接口.2,并行总线接口:采用并行的方式进行数据发送和接收的接口.根据时序的控制方式1,同步接口:与同步总线相连接,接口与系统总线间的数据传送由统一的时序信号进行控制.2,异步接口:与异步总线相连接,接口与系统总线间的数据传送采用异步应答控制方式进行.根据数据传送的控制方式1,中断接口:主机和设备之间通过程序中断方式进行控制.2,DMA接口:主机和设备之间通过DMA方式进行控制.RS-232C接口数字终端设备(DTE)和数字通信设备(DCE)之间采用二进制形式进行数据交换的接口,由电子工业协会EIA提出的局域异步传输技术.总线一组能为多个部件共享的公共信息传送线路.分

26、类:1,内部总线:同一部件连接各个模块的总线.2,系统总线:同一台计算机系统中各部件之间的连接总线.3,外总线:系统与其他设备之间或系统之间的通信总线.常见I/O总线类型:IDE:最常用的磁盘接口现在使用增强型EIDE接口,传输率有UDMA-33,UDMA-66,UDMA-133三种,拥有32位数据带宽,最多连接4个设备.SCSI:用雏菊链的方式连接多个I/O设备.PCMCIA:笔记本电脑常见接口.USB:一个人计算机为主站,最大可以连接127个设备.USB1.0速度1.2Mb/s,USB2.0速度480Mb/s,支持热插拔.1394接口:广泛应用于娱乐外设,串行接口,速度400Mb/s,新标

27、准800Mb/s,雏菊链式连接,每个端口支持63个设备,支持热插拔.其他常见个人计算机系统总线:总线位数频率速度描述ISA8/16位8MHz8Mb/s速度低,CPU占用率高,占用硬件中断资源.EISA32位8MHz32Mb/sISA的扩展,386DX后启用PCI32/64位33/66MHz133Mb/s存在中断共享冲突,支持10个以内,Pentium开始使用AGP66MHz266Mb/s加速图形接口,AGP2X,4X,8X,带宽2.1Gb/s输入输出设备类型和特性1.1.4 嵌入式系统基本知识嵌入式系统:指以应用为中心,以计算机技术为基础,软硬件可裁减,以适应应用系统对功能,可靠性,成本,体积和功耗严格要求的专用计算机系统.组成