IRUWB通信系统高速USB接口的设计与实现

量ａ叶往２００９年第２２卷第１２期Ｅｌｅｃ仃ｏＴｌｉｃＳｃｉ．＆Ｔｅｃｈ／Ｄｅｃ．１５．２００９ｌＲ—ＵＷＢ通信系统高速ＵＳＢ接口的设计与实现陈琛，廖丁毅（桂林电子科技大学信息与通信学院，广西桂林５４１００４）摘要采用高速ＵｓＢ接口连接计算机终端与ＵＷＢ通信系统基带模块，设计并实现了ＵＳＢ接口电路。控制Ｕ帅通信系统基带模块与ＵＳＢ接口设备的数据传输，最终实现了终端电脑与ＵＷＢ通信系统的数据传输。实际测试中．ＵＳＢ接口的速率约为３００ＭＢ／ｓ，达到了ＵＳＢ２．０规范所规定的高速传输的要求。关键词ＵＷＢ通信系统；ＵＳＢ接口；ＵＳＢ接口电路中图分类号ＴＰ３３４．７文献标识码Ａ文章编号１００７—７８２０（２００９】１２—０２９一０５ＴｈｅＤ髂ｉｇｎａｎｄＲｅａｕｚａｔｉｏｎｏｆｔｈｅＵＳＢＩｎｔｅｒｆａｃｅｏｆｔｈｅＩＲ－ＵＷＢＳｙｓｔｅｍＣｈｅｎＣｈｅｎ，ＬｉａｏＤｉｎｇ）ｒｉ（ＳｃｈｏｏｌｏｆＩｎｆｏ珊ａｔｉｏｎ＆Ｃｏ删ｕｎｉｃａｔｉｏｎ，ＧｕｉＬｉｎｉｎｔｅ击ｃｅｔｅｓｔｓＵｎｉｖｅｒｓ时ｏｆＥｌｅｃｔｒｏＩｌｉｃＴｅｃｈｎｏｌｏｇ）ｒ，Ｇｕｉｌｉｎ５４１００４，Ｃｈｉｎａ）Ａｂｓｔ舟ｃｔＡｈｉｇｌｌＢｐｅｅｄｕｓＢｉｓｄｅｓｉ阴ｅｄ锄ｄｒｅａｌｉｚｅｄｔｏｃｏ珊ｅｃｔＰｃｔｅｍｌｉｎａｌｓ锄ｄＵｗＢｂ酗ｅｂ如ｄｍｏｄｕｌｅｓ肌ｄＰＣＴｅｎｌｌｉｎａｌ８．Ｐｒａｃｔｊｃａｌｍｅｅｔｉｎｇｓｈｏｗ山ａｔｔＩｌｅｓｐｅｅｄｏｆｔｈｉｓＵＳＢｉｎｔｅｒｆ如ｅｉ￥ａｂｏｕｔ３００ＭＢ・ｓ～，ｔｌｌｕｓｍｅｒｅｑｕｉｒｅｍｅｎｔｏｆＵＳＢ２．Ｏｃｒｉｔｅｒｉｏｎ．Ｋｅ）哪ｏｒｄｓＵＷＢｓｙｓｔｅｍ；ＵＳＢ２．０；ＵＳＢｉｎｔｅｒｆａｃｅｃｏｍｒｏＩｌｅｄｃｉｒｃｉｔＩＲ—ＵＷＢ（ｕｌ№ｗｉｄｅＢａｎｄＩｍｐｕｌｓｅＲａｄｉｏ）无线通心频率达到３．５ＧＨｚ，ｕＷＢ脉冲包络宽度在４—６１０ｎｓ信是一种不用载波，而采用时间间隔极短的脉冲进行通信的方式，也称作脉冲无线电（ＩｍｐｕｌｓｅＲａｄｉｏ）、元载波（Ｃａ耐ｅｒＦｒｅｅ）通信…。２００１年４月我国发布了“十五”８６３计划，其中把ＵｗＢ无线通信关键技术以及共存与兼容技术列为有关通信技术主体研究项目，许多高校也将对ＵｗＢ的研究作为重点科研项目，取得了很多进展。其中，某高校参与研发的ＵｗＢ通信演示系统，要求可在室内１０ｍ距离内传输流媒体，文中以该ｕｗＢ通信演示系统为依托，分析了ｕｗＢ通信系统与终端设备的接口需求，选用高速ＵＳＢ接口方案，运用ＦＰＧＡ技术实现了ＵｓＢ接口硬件控制电路及计算机终端与ｕｗＢ通信系统基带模块的数据传输。之间，频谱带宽不小于５００ＭＨｚ，室内传输距离在ｍ以内，发射信号谱型满足ＦＣＣ频谱模板要求，ＭＢ・ｓ～。发射其信道传输速率可以达到１００图１发送端接收图２接收端１高速ＩＲ－ＵＷＢ通信系统方案和实现如图ｌ，图２所示。ＩＲ—ＵｗＢ通信系统由计算机１．１基带传输方案基带部分是ＵｗＢ通信设备的关键模块。它主要完成信道编解码、终端与通信系统的连接，如图３所示。ＵＷＢ通信系统已经实现，该通信系统发端采用内鼍信源，收端通过示波器观测数据是否达到指标要求。显然这样的方式无法反映ｕｗＢ通信系统的性能，因此必须为该通信系统扩充终端接口。文中对高速ｕｓＢ接端信源信宿、ｕｗＢ发射机、ｕＷＢ接收机、基带信号处理、超宽带收发天线组成。该系统中，传输信号中收稿日期：２００９－０２－２６基金项目：国家自然科学基金资助项目（６０４３２０４０）作者简介：陈琛（１９８ｌ一），女，硕士研究生。研究方向：ｌＲ—ＵＷＢ通信系统。口进行了讨论。ＵｓＢ是一种应用在计算机领域的新型２９万方数据陈琛，等：ＩＲ—ＵｗＢ通信系统高速ｕｓＢ接口的设计与实现接口技术，最早由ｃｏｍｐａｑ，Ｉｎｔｅｌ，Ｍｉｃｒｏｓｏｆｔ等多家公司于１９９４年１１月共同提出，其目的是使用ＵＳＢ取代ＰＣ机现有的各种外围接口，使外设的连接具有单一化、即插即用、热插拔等特点旧Ｊ。为了支持ＵＷＢ通信系统１００ＭＢ／ｓ的传输速率，并保证流媒体实时、流畅的传输，文中最终选用高速ｕｓＢ设备作为通信系统的扩展接口。ＵＳＢ２．Ｏ接口设备通过ＵＳＢ数据线与计算机相连，并且通过８位数据线与通信系统相连。在发送端，ｕＳＢ２．０接口设备的作用是采集计算机发送的数据，并转发到ｕｗＢ通信系统的基带模块中；在接收端，唧旧接收机将收到的数据经过基带处理，再通过ｕＳＢ２．０接口设备转发给计算机。舶悃１．２僵艇图３基带传榆模块框图ＵＳＢ接口芯片分析与选用文中选用Ｅｚ—ｕＳＢＦ）（２系列芯片作为ＵｓＢ接口芯片，并设计了ＵＳＢ接口电路。该电路控制ＵＳＢ芯片与ｕｗＢ通信系统基带模块的数据传输，实现了计算机与ＵｗＢ通信系统的互连。ＵＳＢ２．Ｏ协议中规定，ｕＳＢ芯片支持３种传输速率，分别为１．５ＭＢ・ｓ。１低速传输、１２ＭＢ・ｓ‘１全速传输、４８０ＭＢ・ｓ一高速传输。一般有３种常用的ＵＳＢ功能设备接口芯片：低速传输芯片ＣＹ７Ｃ６３０／ｌｌｕ鬻蠢鸶霆蓊态｝兰兰竺型：Ｉ检测与控制Ｌｌ；１ｘｎ、全速传输芯片Ｅｚ—ｕｓＢ系列和高速传输芯片Ｅｚ—ｕｓＢ１００Ｆｘ２系列。为了支持ｕｗＢ通信系统高达ＭＢ・ｓ一的传输速率，并且保证流媒体传输的实时性、流畅性，系统选用高速传输系列芯片ＣＹ７Ｃ６８０１３作为ＵＳＢ接口芯片口Ｊ。２发端计算机与ＵＷＢ通信系统接口的实现２．１发送端ＵＳＢ接口方案如图４所示，控制电路收发端计算机传送的数据，将其存入ＵＳＢ芯片内部５１２ｂｉｔ的ＦＩＦ０中，同时产生表示ＦＩＦＯ空或非空的状态信号ｕ—ｎａｇｃ，当ｕ．：ｆｌａｇｃ为高电平表示ＦＩＦＯ非空，反之即空ＨＪ。ｌｋＢ兀ＦＯ模块是用来进行数据缓冲，同时产生写满ｗＴｆｕＵ的标志信号与表示ＦＩＦｏ中还有多少ｂｉｔ数据未读出的信号ｕｓｅｄｗ。ｕＳＢ发送端状态检测与控制模块用于检测相应状态的标志信号，以产生异步读取ＵｓＢ接口ｎＦ０中数据的信号ｕ＿ｓｋｄ，在ｕ＿ｓｈｄ的上升沿将ＵＳＢ接口ｎＦＯ中的１ｂｉｔ读出，同时将数据写入到１处理。ｋＢ图５发端电路控制流程图若ｕ－ｎａｇｃ＝１表示ｕＳＢ设备中有数据。ＦＰＧＡ控制电路从ｕＳＢ芯片中读取数据，接下来判断ＦＰＧＡ控制电路的缓存是否还有空间，如果缓存未满，则将从兀ＦＯ中。数据打包模块是将数据按照帧格式打包ＵｓＢ芯片中读得的数据写入Ｆ阢Ａ缓存中。在实际调试中发现，埘舢为高电平不会出现，因为在有效时间段内，读取数据的速率要比写入快。万方数据陈琛，等：ＩＲ—ＵｗＢ通信系统高速ｕｓＢ接口的设计与实现ｋ≤≥—而羔鬲两图６组帧流程图≮型竺！少２４５１２初始化２４ｂｉｔ９ｂｉｔ５１２×８ｂｉｔ图７数据帧结构ｋ今Ｙ．１数据．并将数据拓ｒ一２．３数据组帧模块完成将数据组帧和短包发送功能。当ｌｋＢＦＩＦ０ｂｉｔ代表这个包的包头，其值为Ｅ２５Ｆ３５。９ｂｉｔ代表这个包中有效数据的ｂｉｔ数。５１２×８ｂｉｔ代表ｂｉｔ数据，其中有效数据的个数由包头前面的９ｂｉｔ所标识。接收端只有在检测到包头Ｅ２５乃５后，才会处理包头前面的９ｂｉｔ和包头后面的５１２×８ｂｉｔ。ｋＢＦＩＦＯ组帧的流程，如图６所示。ｕｓｅｄｗ表示１１ｋＢ内所存储的未读数据的ｂｉｔ数。若ｕｓｅｄｗ≥５１２则表ＦＩＦＯ内有５１２个数据可以被打成一个完整的包。ＦＩＦＯ中是否还有数据。若ｕｓｅｄｗ＞Ｏ，则表示若ｕｓｅｄｗ＜５１２表示缓存中的数据不足一帧，这时判断１ｋＢ中数据有５１２ｂｉｔ时，进行数据打包发送，即首先发送帧头数据Ｅ２５Ｆ３５，接着发送表示帧长度的数据，最后发送５１２ｂｉｔ的帧数据。当传输文件的最后一帧数据不足５１２ｂｉｔ时，才用短包发送功能。首先将剩余数据打包，先发送帧头数据，再发送剩余数据大小，最后发送剩余数据。数据流在物理层上是以帧为单位进行传送的，因此将数据送入物理层之前必须对数据进行组帧。数据帧结构，如图７所示。ｎＦＯ内还有数据。Ｔｉｍｅｒ－ｃｏｕｎｔ是一个特殊的计数器，它表示连续多少个时钟周期没有从ＵＳＢ读取过数据，当从ｕｓＢ读取数据时，它会被清零。若Ｔｉｍｅ＿ｃｏｕｎｔ＝１０２４则表示１０２４个时钟周期都没有从ＵＳＢ读取过ｋＢ数据，便把１出去。ｎＦＯ中剩余的数据补零打包发送２．４发送端ＵＳＢ接口电路实现发送端ＵＳＢ接口电路，如图８所示。图８发送端ＵＳＢ接口电路２．５发送端接口电路数据波形图９是利用ＦＰＧＡ开发工具ＱｕａｎｕｓⅡ６．０提供的虚拟逻辑分析仪逻辑分析测试图。如图９所示，示有数据。ｂｉｔ．ｏｕｔ是数据进行组帧打包后输出的比特流，比特流将送人通信系统的基带部分进行信道编码。ｂ“一ｖａｌｉｄ为高电平对应ｂ“一ｏｕｔ中的有效数据。ｒｄｕｓｅｄｗ表示ＦＰＧＡ控制电路ＦＩＦ０中的剩余数据。当ＦＰＧＡ控制电路ＦＩＦＯ中的数据满５１２ｂｉｔ时，控３Ｊｕ』ａｇｃ是ｕｓＢ芯片中ＦＩＦＯ的空满信号，它表示ｕＳＢ的ＦＩＦＯ中是否有数据，若ｕ—ｎａｇｃ为高电平表万方数据陈琛。等：ＩＲ—ＵｗＢ通信系统高速ＵｓＢ接口的设计与实现制电路从ＦＩＦＯ中读取一帧数据。ｓｔａｔｅ表示状态机的状态转换，Ｏ表示等待状态，状态１时发送帧头数据，状态２时发送帧长数据，状态３时发送有效数据。图９发送端接口电路数据波形图如图１０所示，数据解帧模块通过串行移位寄存ｋＢＦＩＦ０，否则一直检测帧头。１２８ｋＢＦＩＦ０模块．月必襄堕…图１０接收端ＵＳＢ接口方案框图流程如图１１所示。图１ｌ收端控制电路流程图若检测到ｕｓＢ的读取请求信号，便检测ＲＡＭ的万方数据状态，若有数据，便将数据发给ｕｓＢ。ｕ—ｎａｇｂ为高电平表示ＵｓＢ芯片可以接收数据，否则不可以接收数据。Ｕｓｅｄｗ＞０表示１２８ｋＢＦＩＦＯ中有数据可以取，Ｕｓｅｄｗ＝０表示１２８ｋＢＦＩＦＯ无数据可以取，此时向ＵＳＢ芯片写数据的控制信号处于无效状态。３．３检测帧头并存储数据到ＦＩＦＯ流程流程如图１２所示。首先将接收数据通过３５ｂｉｔ深度的移位寄存器进行数据缓存，同时在缓冲的比特流中检测帧头，一旦检测到帧头，便将帧长度数据取出，这时检测１２８ｋＢＦＩＦＯ是否有存储空间，若有空间则将一帧数据进行接收存储，否则就丢弃该帧数据，重新检测帧头。在输人的比特流中若检测到“Ｅ２５Ｆ３５”，则认为它是帧头标志，并将其后共５１２ｂｉｔ的有效数据写入ＲＡＭ。若在有效数据中再次出现帧头标志“Ｅ２５Ｆ３５”则不进行帧头判断。图１２检测帧头并存储数据到兀Ｆ０流程图将数据写入１２８ｋＢＦＩＦＯ的条件是：（１）帧同步，即能够检测到有效的帧头数据Ｅ２５乃５；（２）若舶ｍｅ＿ｌｅｎｇｔＩｌ表示帧长度数据，胁一ｄｅｐｔｌｌ表示ＦＩＦＯ可以容纳的数据深度。１２８ｋＢ兀ＦＯ中有胁ｎｅ＿ｌｅｎｇｔｈ的剩余空间可以容纳数据，否则丢掉该帧数据。３收端计算机与ＵＷＢ通信系统接口的实现３．１接收端ＵＳＢ接口方案器对比特流数据进行初步缓存，同时进行数据帧头检测，一旦检测到帧头，并且ＦＩＦＯ中有存储空间，就对缓存的比特流进行解帧处理，将解帧后的数据送入１２８用于进行数据缓冲，匹配前后模块之间速率。ＵｓＢ接收端状态检测与控制模块是用来检测相应状态的标志信号，产生同步写人ｕｓＢ接口ｎＦＯ中数据的信号ｕｊｆｃｌｋ和ｕ—ｓｈ＾ｒｒ，在ｕｊｆｃｌｋ的上升沿与ｕ—ｓｌｗＴ有效电平期间，将基带模块输出到总线上的数据写入ｕｓＢ接口芯片中。３．２接收端ＵＳＢ接口芯片控制电路陈琛，等：ＩＲ—ＵＷＢ通信系统高速ＵＳＢ接口的设计与实现检测条件是ｕｓｅｄｗ＋ｆｒａｍｅｊｅｎｇｔｈ＜ｆｉｆｏ—ｄｅｐｔｈ，其中ｕｓｅｄｗ表示ＦＩＦ０中未读数据的个数。３．４接收端ＵＳＢ接口电路实现接收端ＵＳＢ接口电路，如图１３所示。图１３接收端ＵＳＢ接口电路图３．５接收端接口电路数据波形图１４是利用ＦＰＧＡ开发工具ＱｕａｒｔｕｓⅡ６．０提供的虚拟逻辑分析仪进行逻辑分析测试时的截图。如图１４所示，ｄａｔａｏｕｔ是基带模块输出到总线上的音视频数据，ｄｅｔｅｍ—ｓｔａｔｅ表示帧检测状态。０表示处于等待检测状态，从０跳转到１表示进人帧检测状态，从１跳转到２表示已经进入帧同步状态，从２跳转到３表示检测到数据，同时将数据写入到兀ＦＯ中。ｕ－ｎａｇｂ表示ｕｓＢ芯片中ＦＩＦＯ空满的信号，ｕ』ａｇｂ为高电平表示可以向ｕｓＢ芯片写数据。若ｕ』ａｇｂ为低电平，表示ｕＳＢ芯片ＦＩＦＯ已满，不能再写入数据。ｕ一讧ｃｌｋ为同步写时钟信号，ｕ—ｓｌｗｒ是控制写入信号，当ｕ—ｓｌｗｒ为低电平时，将ｄａｔａｏｕｔ写入ＵｓＢ芯片。图１４接收端接口电路数据波形ｒ３］。。ＣｖＤｒｅｓｓＳｅｍｉｃｏｎｄｕｃｔｏｒＣｏｒＤｏｒａｔｉｏｎ．ＥＺ—ＵＳＢＦＸ２Ｔｅｃｈｌｌｉ．参考文献［１］贝尼迪特．超宽带无线电基础［Ｍ］．葛丽嘉，译．北京：电子工业出版社，２００５．［２］二ＩＲｅｆｅ咖ｃｅＭ删ｕａｌ［丢．ｕｓＡ：ｃｙｌ）ｒｅｓｓＣｏｒｐｏｒａｔｉｏｎ，２００３・ＳｅＩｎｉｃｏｎｄｕｃｔｏｒｃＹ７Ｇ６８０１３Ａｓｅｍｃｏｎｄｕｃｔｏｒ李英伟，王成儒．ｕｓＢ２．０原理与工程开发［Ｍ］．北京：ｃｆｏｃ删ｅｒ国防工业出版社，２００７．ｃｏｎｄｕｃｔｏｒ［４］ｃｙｐ瑚ｓｃｏｒＰｏＥａｔｉ叩・Ｅｚ—ｕｓＢＦ）（２ｕｓＢⅫ・Ｒｅｖｉｓｅｄ［ｚ］・ｕｓＡ：ｃｙ呻ｓｓｅＩ玎ｉ・ｃｏｒｌ）０枷∞，２０Ｉ砸・・＋・＋－＋－＋－＋．＋。＋．牟．＋．—■一。—●．．牟．＋。一＿．＋。＋．＋一＋．一．．—．－－—●．．—●．．＋．．■．．●一．一－．一－．—■．＋．一Ｉ．＋．一－．＋．一．．＋．＋．＋．＋．＋－——卜－－—卜－—●一・—卜－—＋一－—＋－—・＿一－—●－－—＋．－＋・欢迎投稿来稿请寄：ｄｚｋｊ＠ｍａｉｌ．ｘｉｄｉａｎ．ｅｄｕ．ｃｎHYPERLINK"/retype/zoom/c02b5b37ee06eff9aef807e8?pn=5&x=0&y=2360&raww=134&rawh=84&o=png_6_0_0_450_223_201_126_753_1099.5&type=pic&aimh=84&md5sum=5b5ed18501e00171fe1b7