门电路与组合逻辑电路

13.1分立元件门电路13.3

CMOS门电路13.2

TTL门电路第

13

章门电路和组合逻辑电路13.4组合逻辑电路的分析13.5加法器13.6编码器13.7译码器和数字显示13.8半导体存储器和可编程逻辑器件13.9应用举例一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。(b)(a)13.1.1门电路的基本概念13.1分立元件门电路门电路：实现各种逻辑关系的电路分析逻辑电路时只用两种相反的工作状态，并用1或0表示。如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。正逻辑系统：高电位用1表示，低电位用0表示。负逻辑系统：高电位用0表示，低电位用1表示。13.1.2二极管与门电路

+12VABCDADBDC设：uA=0，

uB=uC=3V

则

DA导通，

DB、DC截止。uY=0.3VuY=0.3

VYRY=0uA，uB，uC中任意一个或两个为0，

Y=0设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。

+12VABCDADBDC设：uA=uB=uC=0DA、DB、DC都导通Y=0uY

=0.3VYuY=0.3VRuY=3.3V设：uA=uB=uC=3V

uY=3.3V，

Y=1DA、DB、DC都导通

+12VABCDADBDCYR由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。与逻辑关系式：Y=ABCABCY&

+12VABCDADBDCYR与门逻辑状态表与逻辑关系式：Y=ABCABCY&ABCY00000000000111100001111010101011设：uA=3V，uB=uC=0V

则

DA导通。

uY=3–0.3=2.7V

DB、DC截止，

Y=1DA

–12VYABCDBDCuY=2.7VRuA，

uB，

uC中任意一个或两个为1，

Y=113.1.3二极管或门电路DA

–12VYABCDBDC设：uA=uB=uC=3VDA、DB、DC都导通uY=2.7VuY=2.7V，Y=1RuY=–0.3V设：uA=uB=uC=0VDA、DB、DC都导通uY=–0.3V，

Y=0DA

–12VYABCDBDCR或逻辑关系式：Y=A+B+C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。DA

–12VYABCDBDCRABCY≥1或逻辑关系式：Y=A+B+CABCY>1或门逻辑状态表ABCY00010111110111100001111010101011设：uA=3V，T

饱和导通。•+UCCRCT–UBBRBRkAYuY=0.3VuY=0.3V，Y=0。13.1.4晶体管非门电路

设：

uA=0V，T截止A1Y•RCTRBRkAYuY=UCC•uY=UCC，Y=1由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。+UCC–UBB非门逻辑状态表AY0011返回+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5VA

B

CR1C1B113.2.1TTL与非门电路多发射极晶体管13.2

TTL门电路+5VABCT1R1R2T2T3T4T5R3R5R4Y

设:

uA=0.3VuB=uC=3.6V，则

UB1=0.3+0.7=1VRLuY=5–ube3–ube4–uR2拉电流UB1=1VuY=3.6V•T2、T5截止，T3、

T4导通，小=5–0.7–0.7=3.6VY=1+5VA

B

CR1C1B11.输入不全为1+5VABCT1R1R2T2T3T4T5R3R5R4Y设

uA=uB=uC=3.6V，输入端全部是高电平，UB1升高，足以使T2、T5导通，uo=0.3V,Y=0。且UB1=2.1V，T1发射结全部反偏。UC2=UCE2+UBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流T1R1+UccUB1=2.1VUC2=1VuY=0.3V+5VA

B

CR1C1B12.输入全为1由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1出0，有0出1。

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC141312111098

1234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。+5VABT1R1R2T2T3T4T5R3R5R4YDEUB1=1VE=0时，UB1=1V，T2、T5

截止；二极管D导通，使UB3=1V。T3、T4截止，输出端开路(高阻状态)。E=1时，二极管D截止，Y=AB，同TTL与非门。UB3=1V13.2.2三态输出与非门电路ABY&E三态门逻辑符号E为控制端且高电平有效，即E=1时，同TTL与非门，Y=AB；E=0时，输出端为高阻状态。AB&E用三态门接成总线结构AB&EAB&EAB&E返回AYT2+UDDT1当A为高电平时，T1导通、T2截止，输出Y为低电平。当A为低电平时，T2导通、T1截止，输出Y为高电平。13.3

CMOS门电路13.3.1CMOS非门电路N沟道P沟道GGDSSABT4T3T1T2+UDDYT4

与T3并联，T1

与T2串联；

当AB都是高电平时,T1

与T2同时导通，T4与T3同时截止；输出Y为低电平。

当AB中有一个是低电平时，T1

与T2中有一个截止，T4

与T3中有一个导通，输出Y为高电平。13.3.2CMOS与非门电路

当AB中有一个是高电平时，T1

与T2中有一个导通，T4

与T3中有一个截止，输出Y为低电平。

当AB都是低电平时，T1

与T2同时截止，T4与T3同时导通；输出Y为高电平。BT4T3T1T2AY13.3.3CMOS或非门电路返回13.4组合逻辑电路的分析13.4.1逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取“0”或“1”。1.逻辑代数运算法则基本运算法则：交换率：结合率：分配率：证明：吸收率：证：证：反演率：2.逻辑函数的表示方法(1)逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式(1)常采用与—或表达式的形式；(2)在状态表中选出使函数值为1的变量组合；(3)

变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。(4)将这些乘积项加起来(逻辑或)得到“与—或”逻辑函数式。(3)逻辑图由逻辑式得到逻辑图ABC&>111Y&3.逻辑函数的化简[例1]应用逻辑代数运算法则化简下列逻辑式：[解]已知组合逻辑电路图，确定它们的逻辑功能。(2)对逻辑函数表达式化简或变换；组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。分析步骤：(1)根据逻辑图，写出逻辑函数表达式；(4)由状态表确定逻辑电路的功能。(3)根据最简表达式列出状态表；13.4.2组合逻辑电路的分析[例2]分析下图逻辑电路的功能。状态表ABY000011101110功能：当A、B取值不相同时，输出为1。是异或门。AB=1YY&&&AB&异或门符号返回13.5.1半加器

只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。COSCABC=AB半加器逻辑图半加器逻辑符号A、B为两个加数；C为向高位的进位；S为半加和。13.5加法器状态表ABC0000101011S010110=1&ABSC被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。Ci-1：来自低位的进位Ci：向高位的进位13.5.2全加器COCiAiBiCISiCi-1半加器半加器AiBiCi-1CiSiSAiBiSCi-1>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000全加器逻辑符号

[例1]用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。COA0B0CIS0COC1A1B1CIS101101101返回13.6.1二—十进制编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。在数字电路中，一般用的是二进制编码，n位二进制代码可以表示2n个信号将十进制的十个数0，1，2，···，9编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD码。13.6编码器1.二进制代码的位数十个数码，取n等于4。2.列编码表四位二进制代码共有十六种状态，取任何十种状态都可以表示0~9十个数。8421编码是在四位二进制代码的十六种状态中，取出前十种状态，表示0~9十个数，后六个状态去掉。8421编码表00000100012001030011401005010160110701118100091001输入十进制数输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）3.由编码表写出逻辑式00000100012001030011401005010160110701118100091001输入十进制数输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）编码器&&&&•••••••••••••••+5V1k10Y30123456789

01114.由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S913.6.2优先编码器根据请求信号的优先级别，按次序进行编码。如CT74LS147型10/4线优先编码器。13.7译码器和数字显示

译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。13.7.1二进制译码器例如：2线—4线译码器、3线—8线译码器、4线—16线译码器等。现以3线—8线译码器74LS138为例说明。返回输入三位二进制代码：ABC，输出八个信号低电平有效：现以3—8线译码器74LS138为例说明。其余输出为1，·

·

·ABC=000时，1.译码器的状态表输入输出ABC00000101001110011010111101111111101111111101111111101111111101111111101111111101111111102.译码器逻辑式…1C

AAB

11B

C

&&......&当S1=1、S2=S3=0时，才正常译码。1S1S2S3>13.译码器逻辑图3.译码器逻辑图都输出高电平。译码器才正常译码；否则不论ABC为何值，S3S2S1为三个使能输入端，只有当它们分别为0、0、1，13.7.2二—十进制显示译码器1.半导体数码管1.半导体数码管abfgecd•fg

abedc•+abcdefg•abcdefg+++++•将十进制数码管分成七个字段，每段为一个发光二极管。共阴极接法共阳极接法2.七段显示译码器七段显示译码器的功能是把8421二—十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。74LS247译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3和七个输出端。三个输入控制端：BI：灭灯输入端，当它等于零时，数码管各段均熄灭。LT：试灯输入端，当BI=0，LT=0时，数码管显示8。RBI：灭零输入端，当BI=1，LT=1，RBI=0，只有当A3A0均为零，数码管各段均熄灭。用来消除无效0。74LS247七段字形显示译码器的状态表A3A2A1A0显示字形0000000000100011

00

1111…..10000000000100