北航 胡晓光 数字电路课件之 PPTppt3

第三章组合数字电路3-2组合电路的分析

3-3组合电路的设计

3-4常用组合集成逻辑电路

3-5竞争与冒险

3-1导论组合逻辑电路的定义逻辑电路按其功能分为:

组合逻辑电路和时序逻辑电路电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。3-1导论一、数制

在

十进制数中，每一位有0—9十个数码。计数规律：逢十进一。任意一个十进制数(S)10可以表示为(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m

其中，ki：0~9十个数码中的任意一个

m、n：正整数，n为整数位数，m为小数位数

10：十进制的基数10i:称为第i位的权=Ki10ii=n–1–m1.十进制【例如】(2001.9)10＝2×103十0×102十0×101十1×100十9×10-1

在

二进制数中，每一位仅有0、1两个数码。计数规律：逢二进一。任意一个二进制数可以表示为(S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m

=Ki

2ii=n–1–m2.二进制其中，ki：只能取0或1

m、n：正整数，n为整数位数，m为小数位数

2：二进制的基数2i:称为第i位的权【例如】(101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-33.八进制在

八进制数中，每一位有0~7八个数码。计数规律：逢八进一。

任意一个八进制数可以表示为(S)8=kn-18n-1+kn-28n-2+...+k080+k-18-1+k-28-2+...+k-m8-m

=Ki8ii=n–1–m其中，ki：0~7八个数码中的任意一个

m、n：正整数，n为整数位数，m为小数位数

8：八进制的基数

8i:称为第i位的权【例如】(67.73)8=6×81十7×80十7×8-1十3×8-24.十六进制在十六进制数中，每一位有0~9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六个数码。计数规律：逢十六进一。任意一个十六进制数可以表示为(S)16=kn-110n-1+kn-210n-2+...+k0100+k-110-1+k-210-2+...+k-m10-m=Ki16ii=n–1–m其中，ki：0~9、A、B、C、D、E、F十六个数码中的任意一个。m、n：正整数，n为整数位数，m为小数位数。16：十六进制的基数；16i:称为第i位的权【例如】(8AE6)16=8×163十A×162十E×161十3×160

5、不同数制之间的转换①十进制二进制、八进制、十六进制十进制整数转化成二进制数时，按除2取余方法进行

十进制整数转化成八进制数时，按除8取余方法进行

十进制整数转化成十六进制数时，按除16取余方法进【例如】(725)10=(100001101)2(725)10=(1325)8

(725)10=(2D5)16

十进制小数转换成二进制数时，按乘2取整的方法进行。十进制小数转换成八进制数时，按乘8取整的方法进行。

十进制小数转换成十六进制小数时，按乘16取整的方法进行。(0.8125)10=(0.1101)2(0.8125)10=(0.64)8(0.8125)10=(0.CF)16②二进制、八进制、十六进制转换成十进制二进制、八进制或十六进制转换成等值的十进制数时，可按权相加的方法进行。

【例如】(1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2=8+0+2+1+0+0.25=(11.25)10(167)8=1×82十6×81+7×80=64+48+7=(119)10

(2A.7F)16=2×161十10×160十7×16-1十15×16-2=(42.4960937)10③八进制、十六进制与二进制数的转换一位八进制数表示的数值恰好相当于三位二进制数表示的数值。

一位十六进制数表示的数值恰好相当于四位二进制数表示的数值。

因此彼此之间的转换极为方便：只要从小数点开始，分别向左右展开。【例如】(67．731)8＝(110111．111011001)2

(3AB4)16＝(0011101010110100)2二、编码1.带符号的二进制数的编码X1=+0.1101011（真值）X1=0.1101011符号位（机器数）X2=–0.1011011（真值）X2=1.1011011（机器数）在数字系统中，表示机器数的方法很多，常用的有原码、反码和补码。二进制数二进制数的编码原码当X>0时，[X]原与X的区别仅在于符号位用0表示；当X<0时，[X]原与X的区别仅在于符号位用1表示；X1=+0.1001010[X1]原=0.1001010X2=–0.1011011[X2]原=1.1011011X3=–1101001[X3]原=11101001小数原码定义为[X]原=

X当0≤X<11–X

当–1<

X≤0整数原码定义为[X]原=

X

当0≤X<2n

2n–X

当–2n

<

X≤0零的原码形式[+0]原=0.0000000[–0]原=1.0000000反码符号位与原码的符号位相同；正数：反码的数值部分与原码按位相同；负数：反码的数值部分是原码的按位求反。X1=+0.1001010[X1]反=0.1001010X2=–0.1011011[X2]反=1.0100100X3=–1101001[X3]反=10010110小数反码定义为[X]反=

X当0≤X<12–2–n+X当–1<

X≤0n—二进制小数数值的位数【例如】X=–0.101101[X]反=2–2–6+(–0.101101)=10–0.000001–0.101101=1.010010整数反码定义为[X]反=

X

当0≤X<2n

(2n+1–1)+X当–2n

<

X≤0零的反码形式[+0]反=0.0000000[–0]反=1.1111111作反码加、减法时，要将运算结果的符号位产生的进位(0或1)加到和的最低位，才能得到最后结果。补码符号位与原码的符号位相同；正数：补码的数值部分与原码按位相同；负数：补码的数值部分是原码的按位求反加1。X1=+0.1011011[X1]补=0.1011011X2=–0.1101001[X2]补=1.0010111X3=–10010100[X3]补=101101100小数补码定义为[X]补=

X当0≤X<12+X

当–1<

X≤0整数补码定义为[X]反=

X

当0≤X<2n

2n+1+X

当–2n

<

X≤0零的补码形式[0]补=0.00000000在数字系统中，可将减法运算用补码的加法实现。在求和的结果中，要将运算结果产生的进位丢掉，才得到正确结果。【例如】八位二进制数码表示000000000000000100000010011111100111111110000000100000011111111011111111……无符号数+012126127128129254255原码+0+1+2+126+127–0–1–126–127反码+0+1+2+126+127–128–127–2–1补码+0+1+2+126+127–127–126–1–02.带小数点的数的编码(76.687)10=10–376687(1001.101)2=21000.1001101N=REME——阶码(整数)R——基数(阶码的底)M——尾数(纯小数或整数)定点表示法小数点在数中的位置固定不变。E=0时，表示纯小数。符号位尾数MN1=+0.101011101010111N2=–0.110010111100101【例如】浮点表示法（阶码可变）阶符阶码尾符尾数【例如】N1=+2110.110101101101N2=–2–100.1010110110103.十进制数的二进制编码常用十进制数码十进制数8421码2421码5211码余3码格雷码000000000000000110000100010001000101000001200100010001101010011300110011010101100010401000100011101110110501011011100010001110601101100100110011010701111101110010101000810001110110110111100910011111111111000100有权码无权码4.格雷码十进制数8421码格雷码1格雷码2格雷码3格雷码40000000000000000000101000100010001000101102001000110011001101113001100100010001001014010001100110011001005010111100111011111006011010100101010111017011110110100010011118100010011100110011109100110001000110110105.字符编码(ASCII编码)3-2组合电路的基本分析（1）根据给定逻辑图写出输出逻辑函数表达式；（2）对逻辑函数表达式化简，写出最简与或表达式；（3）根据最简表达式列出真值表；（4）由真值表说明给定电路的逻辑功能。【例1】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101逻辑功能：一位二进制加法。

Y0:本位和；Y1：进位位。组合电路如图所示，分析该电路的逻辑功能。ABY0Y11&&&&【例2】分析下面组合电路的逻辑功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111逻辑功能D3110D2100D101001D0000YA1A0S四选一数据选择器A1A0:选择控制(地址)D3D2D1D0:数据输入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(选通端、片选端)

低电平有效YD3SD2D1D0A0A1&&&&&111【例3】分析下面组合电路的逻辑功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

当A>B时,Y1=1

当

A=B时,Y2=1

当

A<B时,Y3=1

是一位数字比较器3-3组合逻辑电路设计（1）根据设计要求，定义输入、输出逻辑变量，并给输入、输出逻辑变量赋值，即用0和1表示信号的有关状态；（2）列出真值表；（3）由真值表写出逻辑函数表达式；（4）化简逻辑函数表达式；（5）画出逻辑图；1、半加器不考虑低位进位输入，两数码X、Y相加，称半加X

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO2、全加器COCOiAiBiSiCIiCI被加数、加数以及低位的进位三者相加称为“全加”真值表1110100110010100111011101001110010100000COiSiCIi

Bi

Ai

全减器的真值表如何？全加器1110100110010100111011101001110010100000COiSiCIi

BiAi

Si=m1+m2+m4+m7=AiBiCIiCi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi=(AiBi)CIi+AiBi【例1】设计一三人表决电路。设计要求：多数赞成通过，反之不通过。并用与非门实现该电路。1.设定变量：用A、B、C和Y分别表示输入和输出信号；2.状态赋值:赞成用1表示，反之用0表示。表决结果用指示灯表示；灯亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.写逻辑函数表达式并化简：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.画出逻辑图：三人表决电路10A+5VBCY&&&&R=ABACBCY【例3】三层楼房，楼道只有一盏灯。试设计该楼道灯控制电路。要求：在每一层均可控制开关。开关—A、B、C合——“1”开——“0”灭——“0”亮——“1”灯—YA、B、CY0000001010100101110111001111CBAY000101100001111000011110101010114位串行进位加法器3-4常用组合集成逻辑电路

串行进位的延迟级数与位数成正比.考虑设置专用的进位形成电路同时产生各位的进位Cn.

进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进位来提供.称”快速加法器”或”超前进位加法器”1.四位集成全加器——74LS283COi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi进位的产生：2.译码器2.1最小项译码器——74LS138输入输出B2

B1

B0

0000010100111001011101110111111110111111110111111110111111110111111110111111110111111110真值表：（1）对三变量可直接使用,但也可扩展位数，这是由二片74LS138构成的四位二进制码的译码电路。译码器的扩展B3“1”012345678910111213141500000001001000110100010101100111100010011010101111001101111011112-4线译码器——74LS139输出高电平有效输出低电平有效Y0Y1Y2Y3ABEY0Y1Y2Y3ABE（1）这是由二片74LS139构成的四位二进制码的译码电路。【例3】5片2－4译码器构成4－16译码器。第一层的一个译码器用作选片。E=0时，CD＝00时选中左边一片，译出Y0…Y3;依此类推。用译码器实现组合逻辑函数字形显示abfgecd•fg

abedc•2.2显示译码器LED连接方式七段数字显示器分为共阴极和共阳极两种。abcdefg+++++•共阴极接法+VCC•abcdefg共阳极接法若采用共阳极LED，显示译码器的输出应为低电平输出有效；若采用共阴极LED，则高电平输出有效。注意Ya

Yb

Yc

YdYe

Yf

YgA3

A2

A1

A00000000100100011010001010110011110001001101010111100110111101111111111001110001101100111100101100111011011001111111100001111111111001100011010011001010001110010110001111000000001234567891011121314150123456789十进制

字BCD－七段显示译码器74LS48的逻辑图常用显示译码器7447(低电平输出有效）7449(高电平输出有效)7448(高电平输出有效7448的逻辑功能：LT—灯测试(低电平有效)BI/

RBO—灭灯输入/灭零输出(低电平有效)RBI—灭零输入；(低电平有效)当RBI=0;A3A2A1A0=0

时灯灭，RBI=1;A3A2A1A0=0时，显示0。如何灭零？

有灭零控制的8位数码显示系统用7448驱动BS201的连接方法2.3编码器

8个输入信号分别用I0~I7表示，且高电平有效；输出的三位二进制代码分别用Y0、Y1、Y2表示。简化编码表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7输入输出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&&&

一、3位二进制编码器用或门实现的编码器逻辑图二、集成优先编码器——74148（8线-3线）(1)输入、输出均以低电平作为有效信号。(2)S—使能输入(3)YS—使能输出。“电路工作，但无编码输入”1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321S(4)YEX—扩展端。“电路工作，有编码输入”

用两片74LS148接成的16线－4线优先编码器

二－十进制优先编码器74LS147的逻辑图2.4四选一数据选择器D3D2D1D0A1A0S1MUXYYD3S1D2D1D0A0A1&111&&&&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0D3110D2100D101001D0000YA1A0S有使能端的双4选1数据选择器——74LS153（输出结构：W=Y）1Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................1&&11111>1>1选择器扩展【例1】利用一片74153构成一个8选1数据选择器。A2D7D6D5D4D3D2D1D0输入1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2A0A1Y>1【例2】用双4选1选择器扩展成16选1选择器A3A2A1A0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15两种不同的扩展方案，从功能表上分析，可以先选低两位，也可以先选高两位。16选1功能表方案一：用双4选1选择器(无使能端)扩展成16选1选择器逻辑结构：A1A0控制第一层选择，

A3A2控制第二层选择。A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A1

A0

A3

A2

D0

D3

D4

D7

D8

D11

D12

D15

..方案二：用双4选1选择器(无使能端)扩展成16选1选择器A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A3

A2

A1

A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15逻辑结构：A3A2控制第一层选择，

A1A0控制第二层选择。方案三：用双4选1选择器(有使能端)扩展成16选1选择器用译码器＋数据选择器，一级选择就可以。高两位控制端经译码后分别控制数据选择器的使能端E，以实现扩展。输出级是OC门，因此可以“线与”。A3A2A1A0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E1D01D3E2D02D3E1D01D3E2D02D3......用数据选择器实现组合逻辑函数【例1】利用选择器实现逻辑函数Y（A,B,C）=（1,2,4,6,7）用八选一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC

74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1用四选一74153Y=ABC+ABC+ABC+ABC+ABCAB1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2YC“1”..1=AB•C+AB•C+AB•C+AB•1【例2】利用八选一数据选择器实现逻辑函数

Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB•0+DCB•1+DCB•0+DCB•1+DCB•A+DCB•A+DCB•A+DCB•1

74151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A.....1数据同比较器—【例3】分析下面组合逻辑电路的逻辑功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比较结果：若A=B，则Y=0，反之，Y=1。只能比较两个二进制数是否相同，而不能比较其大小。2.5数值比较器1、一位数值比较器1.定义：用来比较两个一位二进制数大小的电路。2.真值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.逻辑图：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=2、四位数值比较器A3A2A1A0B3B2B1B0从高位开始比较，若A3>B3

则A>B，若A3<B3

则A<B，若A3=B3

则再比较低位A3B3A2B2A1B1A0B0IA>BIA<BIA=BA>BA<BA=BA3>B3XXXXXX100A3<B3XXXXXX010A3=B3A2>B2XXXXX100A3=B3A2<B2XXXXX010A3=B3A2=B2A1>B1XXXX100A3=B3A2=B2A1<B1XXXX010A3=B3A2=B2A1=B1A0>B0XXX100A3=B3A2=B2A1=B1A0<B0XXX010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0001

001A3=B3A2=B2A1=B1A0=B0010010A3B3A2B2A1B1A0B0IA>BI