系列内部结构详解

系列内部结构详解演示文稿目前一页\总数五十二页\编于十七点5/21/2023优选系列内部结构目前二页\总数五十二页\编于十七点5/21/20233.1基本结构和引脚功能TMS320C54x系列DSP芯片种类很多，但结构基本相同，主要由中央处理器CPU、内部总线控制、特殊功能寄存器、数据存储器RAM、程序存储器ROM、I/O功能扩展接口、串行口、主机通信接口HPI、定时器、中断系统等部分组成，其内部结构如图2.1所示。3.1.1基本结构目前三页\总数五十二页\编于十七点5/21/2023图2.1TMS320C54x的内部结构图目前四页\总数五十二页\编于十七点5/21/20233.1.1C54xDSP的内部结构优化核JTAGTEST/

EMLCONTROLROMRAM电源管理程序/数据总线外设总线D(15-0)A(15-0)外设目前五页\总数五十二页\编于十七点5/21/20233.1.2引脚功能图2.2VC5402引脚分布图

目前六页\总数五十二页\编于十七点5/21/2023常用封装Package四边扁平封装(TQFP)

球格阵列（BGA）封装SOICLQFP28PLCC目前七页\总数五十二页\编于十七点5/21/2023VC5402采用CMOS制造工艺，共有144个引脚，引脚分布如图2.2所示。引脚按功能分为电源引脚、时钟引脚、控制引脚、地址引脚、数据引脚、外部中断引脚、通信端口引脚、通用I/O引脚等部分，其引脚名称及功能如表2.2所示。表2.2TMS320VC5402引脚名称及功能

目前八页\总数五十二页\编于十七点5/21/2023表2.2TMS320VC5402引脚名称及功能(续)目前九页\总数五十二页\编于十七点5/21/2023表2.2TMS320VC5402引脚名称及功能(续)目前十页\总数五十二页\编于十七点5/21/20231.程序总线(PB)主要用来传送取自程序存储器的指令代码和立即操作数。3.1.3内部总线结构2.3组数据总线(CB、DB和EB)3组数据总线分别与不同功能的内部单元相连接，如将CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑DAGEN、片内外设和数据存储器等连接在一起。其中，CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。3.4组地址总线(PAB、CAB、DAB和EAB)地址总线用来提供执行指令所需的地址。TMS320C54x可以利用两个辅助寄存器算术运算单元（ARAU0和ARAU1），在每个周期内产生两个数据存储器地址。目前十一页\总数五十二页\编于十七点5/21/20233.2中央处理单元(CPU)

CPU是DSP器件的核心部件，它的性能直接关系到DSP器件的性能。

对所有的TMS320C54x器件来说，中央处理单元（CPU）是通用的。CPU的基本组成如下：(1)40位算术逻辑运算单元（ALU）；(2)2个40位累加器；(3)一个40位的桶形移位寄存器；(4)乘法器/加法器单元(MAC)；(5)CPU状态和控制寄存器；(6)寻址单元。目前十二页\总数五十二页\编于十七点5/21/2023C54x中央处理单元到总线MACALU17X17MPY40BITADDERRND,SAT40BITALUCMPSOPERATOR

(VITERBI)EXPENCODER桶式移位寄存器累加器40BITBARREL(-16,31)40BITACCA40BITACCB寻址单元8辅助寄存器2寻址单元目前十三页\总数五十二页\编于十七点5/21/2023

3.2.1CPU状态和控制寄存器

TMS320C54x有3个状态和控制寄存器；(1)状态寄存器0（ST0）(2)状态寄存器1（ST1）(3)处理器工作方式状态寄存器（PMST）。ST0和ST1中包含各种工作条件和工作方式的状态；PMST中包含存储器的设置状态及其它控制信息。由于这些寄存器都是存储器映像寄存器，所以都可以快速地存放到数据存储器，或者由数据存储器对它们加载，或者用于程序或者中断服务程序保存和恢复处理器的状态。

目前十四页\总数五十二页\编于十七点5/21/2023

1.状态寄存器ST0和ST1ST0主要反映处理器的寻址要求和计算机的运行状态。ST1主要反映处理器的寻址要求、计算初始状态的设置、I/O及中断的控制等。ST0、ST1各位的定义如图2.3所示。

图2.3ST0、ST1各位的定义目前十五页\总数五十二页\编于十七点5/21/20232.处理器工作模式状态寄存器（PMST）

PMST寄存器主要设定和控制处理器的工作方式和存储器的配置，反映处理器的工作状态。PMST寄存器由存储器映射寄存器指令进行加载，例如STM指令。PMST各位的定义如图2.4所示。图2.4PMST各位的定义目前十六页\总数五十二页\编于十七点5/21/20233.2.2算术逻辑单元(ALU)每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。其过程如图1.2.3所示。40位ALU结构如图2.5所示，大多数的逻辑算术运算指令都是单周期指令。除存储操作指令(ADDM、ANDM、ORM和XORM)外，ALU的算术结果通常都被传输到目的累加器(A或B)中。

图2.540位ALU结构目前十七页\总数五十二页\编于十七点5/21/20233.2.3累加器

’C54x有两个独立的40位累加器A和B，可以作为ALU或MAC的目标寄存器，存放运算结果，也可以作为ALU或MAC的一个输入。

累加器A和B都可以分为三部分，如图2.6所示。它们之间的惟一区别是累加器A的32~16位能被用做乘法一累加单元中的乘法器输入，而累加器B则不能。保护位(AG、BG)用做算术计算时的数据位余量，以防止迭代运算中的溢出，如自动校正时的某些溢出。图2.6累加器A和B的结构目前十八页\总数五十二页\编于十七点5/21/20233.2.4桶形移位器原理（a）双宽度输入转为单宽度输出（b）单宽度输入转为双宽度输出目前十九页\总数五十二页\编于十七点5/21/20233.2.4桶式移位寄存器的移位操作目前二十页\总数五十二页\编于十七点5/21/20233.2.5桶形移位器功能框图目前二十一页\总数五十二页\编于十七点5/21/20233.2.5桶形移位器的输入/输出输入DB（16位数）DB、CB（32位数）累加器A或B（40位数）输出

ALU的一个输入端（40位数）EB（16位数）目前二十二页\总数五十二页\编于十七点5/21/20233.2.5桶形移位器的任务在ALU运算前，对来自数据存储器的操作数或者累加器的值进行定标对累加器的值进行算术或逻辑移位对累加器归一化处理对累加器的值存储到数据存储器之前进行定标目前二十三页\总数五十二页\编于十七点5/21/20233.2.6乘法器/加法器DB[15:0]CB[15:0]PB[15:0]A[39:0]B[39:0]ABXM YM乘法器

17X17小数/整数有符号/无符号有符号/无符号MUXMUXTFRCTXA YA加法器零检测器舍入饱和MUX0OVA,OVBZA,ZBMUX目前二十四页\总数五十二页\编于十七点5/21/20233.2.6乘法器/加法器特点17×17位硬件乘法器乘法器与40位专用加法器相连（在1个周期内完成乘法累加运算）小数相乘（FRCT＝1），乘积左移一位零检测器舍入电路溢出/饱和电路乘法器输出加法器的XA，累加器A或B加法器的YA乘法累加结果累加器A或B目前二十五页\总数五十二页\编于十七点5/21/20233.3存储器C54xDSP包含随机存取存储器(RAM)和只读存储器(ROM)。RAM可分为以下三种类型：双访问RAM(DARAM)、单访问RAM(SARAM)和两种方式共享的RAM。在多CPU核心器件和子系统中，DARAM或SARAM可以被共享。用户可以配置DARAM和SARAM为数据存储器或程序/数据存储器。C54xDSP片内还有26个映射到数据存储空间的CPU寄存器和外设寄存器。C54xDSP体系结构的并行特性和片内RAM的双访问功能，允许C54xDSP器件在任何给定的机器周期内执行四个并行存储器操作：一次取指、两次读操作数和一次写操作数。目前二十六页\总数五十二页\编于十七点5/21/2023C54xDSP的存储器空间可以分为三个单独选择的空间，即64K字的程序空间、64K字的数据空间和64K字的I/O空间。一些C54xDSP芯片采用了分页扩展方法可访问8M的程序空间。在任何一个存储空间内，RAM、ROM、EPROM、EEPROM或存储器映射外设都可以驻留在片内或者片外。3.3.1存储器地址空间分配C54xDSP具有三个CPU状态寄存器位，影响存储器的配置，这三个状态位是处理器模式状态寄存器(PMST)中的位：MP/、OVLY和DROM。目前二十七页\总数五十二页\编于十七点5/21/2023(1)位：①若=0，则片内ROM映射到程序存储空间；②若=1，则片内ROM不映射到程序存储空间。(2) OVLY位：①若OVLY=1，则片内RAM映射到程序和数据存储空间；②若OVLY=0，则片内RAM只映射到数据存储空间。(3) DROM位：①若DROM=1，则部分片内ROM映射到数据存储空间；②若DROM=0，则片内ROM不映射到数据存储空间。目前二十八页\总数五十二页\编于十七点5/21/2023图2.7TMS320C5416存储器映射图

目前二十九页\总数五十二页\编于十七点5/21/20233.3.2程序存储器程序存储空间用来存放要执行的指令和执行中所需的系数表。’C5402共有20条地址线，可寻址1M字的外部程序存储器。它的内部ROM和DARAM可通过软件映射到程序空间。当存储单元映射到程序空间时，CPU可自动地按程序存储器对它们进行寻址。如果程序地址生成器（PAGEN）产生的地址处于外部存储器，CPU可自动地对外部存储器寻址。目前三十页\总数五十二页\编于十七点5/21/20231.程序存储空间的配置

(1)MP/MC控制位用来决定程序存储空间是否使用内部存储器。①当MP/MC=0时，称为微计算机模式。4000H~EFFFH程序存储空间定义为外部存储器；F000H~FEFFH程序存储空间定义为内部ROM；FF00H~FFFFH程序存储空间定义为内部存储器。②当MP/MC=1时，称为微处理器模式。4000H~FFFFH程序存储空间定义为外部存储器。程序存储空间可通过PMST寄存器的状态位MP/和OVLY来设置内部存储器的映射地址。(2)OVLY控制位用来决定程序存储空间是否使用内部RAM。

①当OVLY=0时，程序存储空间不使用内部RAM。0000H~3FFFH全部定义外部程序存储，此时内部RAM只作数据存储器。②当OVLY=1时，程序存储空间使用内部RAM。内部RAM同时被映射到程序存储空间和数据存储空间。0000H~007FH保留，程序无法占用；0080H~3FFFH定义为内部DARAM。目前三十一页\总数五十二页\编于十七点5/21/2023

2.程序存储空间的分页扩展

在’C54x系列芯片中，有些芯片采用分页扩展的方法，使程序存储空间可扩展到1M~8M。TMS320VC5402中的程序空间分成16页，每页64K字，如图2.8所示。图2.8TMS320VC5402的扩展程序存储器映射

目前三十二页\总数五十二页\编于十七点5/21/2023

4．片内ROM的组织及代码内容C54xDSP提供了各种容量的ROM(2KB、4KB、8KB、28KB或48KB)。容量大的片内ROM可以把用户的程序代码编写进去，然而片内高2KBROM中的内容是由TI公司定义的。这2KB程序空间(F800h～FFFFh)中包含如下内容：

(1)自举加载程序。

从串行口、外部存储器、I/O端口或者主机接口自举加载。(2)256Bμ律扩展表。(3)256BA律扩展表。(4)256B正弦函数值查找表。(5)中断向量表。目前三十三页\总数五十二页\编于十七点5/21/2023图2.9TMS320C54x片内高2K字地址ROM的分块图

目前三十四页\总数五十二页\编于十七点5/21/20232.3.3数据存储器TMS320C54x的数据存储器的容量最多可64K字。除了单寻址和双寻址RAM(SARAM和DARAM)外，TMS320C54x还可以通过软件将片内ROM映像为数据存储空间。当处理器发出的地址处在片内存储器的范围内时，就对片内的RAM或数据ROM(当ROM设为数据存储器时)寻址。当数据存储器地址产生器发出的地址不在片内存储器的范围内时，处理器就会自动地对外部数据存储器寻址。目前三十五页\总数五十二页\编于十七点5/21/2023

1．数据存储器的可配置性数据存储器可以驻留在片内或者片外。片内DARAM都是数据存储空间。对于某些TMS320C54x，用户可以通过设置PMST寄存器的DROM位，将部分片内ROM映像到数据库存储空间。这一部分片内ROM既可以在数据库空间使能（DROM=1），也可以在程序空间使能（MP/=0）。复位时，处理器将DROM位清0。对数据ROM的单操作数寻址，包括32位长字操作数寻址，单个周期就可完成。而在双操作数寻址时，如果操作数驻留在同一块内，则要2个周期；若操作数驻留在不同块内，则只需一个周期就可以了。目前三十六页\总数五十二页\编于十七点5/21/2023

2．片内RAM的组织为了提高处理器的性能，片内RAM也可细分成若干块。分块组织可以让用户在同一个周期内从同一块DARAM中取出两个操作数，并将数据写入到另一块DARAM中。所有C54xDSP上的DARAM的起始1KB块包括程序存储器映射CPU和外设寄存器，32B暂存存储器DARAM和896BDARAM。

3.存储器映射寄存器寻址存储器映像CPU寄存器，不需要插入等待周期。片内外设寄存器用于对片内外设的控制和存放数据，对它们寻址需要2个机器周期。下表列出了存储器映像CPU寄存器的名称及地址。目前三十七页\总数五十二页\编于十七点5/21/2023表2.9C54xDSPCPU寄存器目前三十八页\总数五十二页\编于十七点5/21/20233.3.4I/O空间TMS320C54x除了程序和数据存储器空间外，还有一个I/O存储器空间。I/O是一个64KB的地址空间（0000H~FFFFH），都在片外。可以用两条指令(输入指令PORTR和输出指令PORTW)对I/O空间寻址。所有TMS320C54xDSP只有两个通用I/O，即和XF。为了访问更多的通用I/O，可以对主机通信并行接口和串行接口进行配置，以用作通用I/O。另外还可以扩展外部I/O，外部I/O必须使用缓冲或锁存电路，配合外部I/O读写控制构成外部I/O的控制电路。目前三十九页\总数五十二页\编于十七点5/21/2023

3.4TMS320C54x的系统控制3.4.1数据地址的产生

数据地址发生器为存取数据存储器的信息操作产生地址。包括AR0~AR7八个辅助寄存器、ARAU0和ARAU1两个辅助寄存器算术单元、DP数据存储器指针寄存器、BK循环缓冲寄存器和ARP用于选择辅助寄存器AR0~AR7。其中DP/SP用于直接寻址方式，其它用于间接寻址方式。目前四十页\总数五十二页\编于十七点5/21/2023图2.10直接寻址数据地址形成框图目前四十一页\总数五十二页\编于十七点5/21/2023图2.11间接寻址数据地址形成框图目前四十二页\总数五十二页\编于十七点5/21/20233.4.2程序地址的产生

PAGEN的组成：

程序计数器PC

重复计数器RC

块重复计数器BRC

块重复起始地址寄存器RSA

块重复结束地址寄存器REA1．程序存储器地址生成器PAGEN

存储器映像寄存器

1AH1BH1CHPAGEN的组成框图

程序地址生成器PAGEN重复操作寄存器程序计数器PC重复计数器RC块重复计数器BRC块重复起始地址寄存器RSA块重复结束地址寄存器REA目前四十三页\总数五十二页\编于十七点5/21/20233.4.2程序地址的产生

2．程序计数器PC

程序计数器是一个16位计数器，用来保存某个内部或外部程序存储器的地址。

对PC加载的方法：

●当进行复位操作时，将地址FF80H加载PC；

●当程序是顺序执行时，则PC被增量加载，即PC=PC+1；

●当分支转移发生时，用紧跟在分支转移指后面的16位立即数加载PC；

●当执行块重复指令时，若PC+1等于块重复结束地址REA+1，则将块重复起始地址RSA加载PC；目前四十四页\总数五十二页\编于十七点5/21/20232．程序计数器PC

对PC加载的方法：

●当执行子程序调用时，将PC+2的值压入堆栈,然后将调用指令下一个长立即数加载至PC；

●当执行返回指令时，将压入堆栈的值从栈顶取出，加载到PC，回到原来的程序处继续执行；

●

当进行硬件中断或软件中断时，将PC值压入堆栈，并将适当的中断向量地址加载PC；

●当执行中断返回时，将压入堆栈的值从栈顶取出，加载到PC，继续执行被中断了的程序。

目前四十五页\总数五十二页\编于十七点5/21/20233.4.3流水线操作

流水线操作是指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。

TMS320C54x的CPU流水线共分为6级，如图2.13所示。这6级流水线是相互独立的，允许指令的不同周期重叠执行。在任何一个给定的周期内，流水线各级上都有1~6条指令的不同操作在运行，加速了指令执行速度。目前四十六页\总数五十二页\编于十七点5/21/20233.4.4系统复位

’C54x设有复位输入引脚RS，通过RS可对芯片进行复位，使程序从FF80H单元开始执行。

复位期间，处理器将进行如下操作：

将PMST中的IPTR位置为1FFH，MP/MC位与MP/MC引脚状态相同；

状态寄存器ST0=1800H；

将ST1中的INTM位置1，关闭所有可屏蔽中断；目前四十七页\总数五十二页\编于十七点5/21/2023(续)复位期间，处理器将进行如下操作：

使程序计数器PC=FF80H；

使扩展程序计数器XPC=0000H；

使中断标志寄存器IFR=0000H；

使数据总线处于高阻状态；

控制线均处于无效状态；

将地址总线置为FF80H；

使IACK引脚产生中断响应信号；

产生同步复位信号，对外围电路初始化；目前四十八页\总数五十二页\编于十七点5/21/2023(续)复位期间，处理器将进行如下操作：

将下列状态位置为初始值：注意：

①复位期间，不对其余的状态位和堆栈指针SP初始化；

②若MP/MC=0，则CPU从内部程序存储器开始执行，