eda时序逻辑电路实验报告_第1页
eda时序逻辑电路实验报告_第2页
eda时序逻辑电路实验报告_第3页
eda时序逻辑电路实验报告_第4页
eda时序逻辑电路实验报告_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验报告姓名：吴克亮姓名：吴克亮学号：1053305016班级：电气一班一、 实验名称：组合逻辑电路设计二、 实验目的：1、 掌握用VHDL语言和EPLD进行组合逻辑电路的设计方法。2、 加深对EPLD设计全过程的理解。三、 实验要求学习常用组合逻辑的可综合代码的编写 ，学习VHDL语言的编程思想与调试方法，学习通过定制LPM元件实现逻辑设计，通过波形仿真设计的正确与否。四、 实验设备：MAX+plus2五、 实验步骤：1、 采用文本编辑器输入VHDL语言源程序，建立工程。2、 编译。3、 仿真。4、 对芯片进行编程。5、 根据管脚分配情况连线。实验程序:LIDRARTIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYPAN4_5ISP0RT(D:INSTD_L0GIC_VECT0R(3DOWNTO0);y:OUTSTD_LOGIC);ENDPAN4_5;ARCHITECTUREDEHAOFPAN4_5ISSIGNALDATAIN:INTEGER;BEGINDATA<=CONV_INTEGER(D);PROCESSBEGINIF(DATAIN>=5)THENY<='1';ELSEY<='0';ENDPROCESS;ENDDEHA;编译结果1厂二z羨UntiHedl-TestEditorUne20ICol10INS-ENDDEHAjIDAT(D);PROCESSB£&SN2ZONAL&ATAIN:INTEGER;M&SH1厂二z羨UntiHedl-TestEditorUne20ICol10INS-ENDDEHAjIDAT(D);PROCESSB£&SN2ZONAL&ATAIN:INTEGER;M&SHPQRTCD;XNSTEtJLCKrlCJVTCTOR(3DOKKTOQ];y:OUT3TD_LOGICJi;EH口：P扛KT；_寻；MCHITECTTJREDKHXQFPAU4 5TSIFC 5\TWE3T¥<=B1P;ELSE0*■;E£EE■USEIEEE-STD_LOaI：C_11E4.ALL；USEIEKE・3TD_MQIC_ARITH・占XI;USEIEEE-STD_LOGrC_UW3IGNED.XLL;EJ3TITZPAM45IS眇X+H商口file妙Jen^laites^sign如伽$Qptiw他ndwijelp-DQ3编译通过后进行波形仿真实验心得体会做完EDA实验，我感到受益匪浅。这不仅使我了解了EDA的实验系统，学习了MAX+PLUS口软件的使用，掌握了基本的电路设计流程、方法以及技巧，更增强了我对 EDA设计的兴趣。在实验的过程中，老师又结合实际详细的教了

人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论