集成电路介绍_第1页
集成电路介绍_第2页
集成电路介绍_第3页
集成电路介绍_第4页
集成电路介绍_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

集成电路简要介绍一、集成电路定义二、集成电路特点三、集成电路发展四、集成电路分类五、集成电路封装技术一、集成电路定义

集成电路[IntegratedCircuit,简称IC]是二0世纪六0年代初期发展起来的一种新型半导体器件.把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上,然后焊接封装在一个管壳内的电子器件.二、集成电路特点

集成电路具有体积小,重量轻,引出线和焊接点少,寿命长,可靠性高,性能好等优点,同时成本低,便于大规模生产.它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用,同时在军事、通讯、遥控等方面也得到广泛的应用.用集成电路来装配电子设备,其装配密度比晶体管可提高几十倍至几千倍,设备的稳定工作

时间也可大大提高.三、集成电路发展一九五二年五月,英国科学家达默第一次提出了集成电路的设想.一九五八年以德克萨斯仪器公司的科学家基尔比为首的研究小组研制出了世界上第一块集成电路第一块集成电路:TI公司的Kilby一二个器件,Ge晶片获得二000年Nobel物理奖三、集成电路发展一九五九年美国仙童/飞兆公司[Fairchilds]的R.Noicy诺依斯开发出用于IC的Si平面工艺技术,从而推动了IC制造业的大发展.一九五九年仙童公司制造的IC诺伊斯三、集成电路发展

第一阶段:一九六二年制造出集成了一二个晶体管的小规模集成电路[SSI]芯片.第二阶段:一九六六年制造出集成度为一00~一000个晶体管的中规模集成电路[MSI]芯片.第三阶段:一九六七~一九七三年,制造出集成度为一000~一00000个晶体管的大规模集成电路[LSI]芯片.第四阶段:一九七七年研制出在三0mm二的硅晶片上集成了一五万个晶体管的超大规模集成电路[VLSI]芯片.第五阶段:一九九三年制造出集成了一000万个晶体管的一六MBFLASH与二五六MBDRAM的特大规模集成电路[ULSI]芯片.第六阶段:一九九四年制造出集成了一亿个晶体管的一GBDRAM巨大规模集成电路[GSI]芯片.三、集成电路发展

摩尔定律:

集成电路的集成度每一八个月就翻一番,特征尺寸每三年缩小一/二.戈登·摩尔先生四、集成电路分类

一、按功能结构分类:模拟集成电路、数字集成电路和数/模混合集成电路二、按制作工艺分类:半导体集成电路和膜集成电路.膜集成电路又分类厚膜集成电路和薄膜集成电路.三、按导电类型不同分类:双极型集成电路和单极型集成电路,他们都是数字集成电路.四、集成电路分类

四、按集成度高低分类:SSIC小规模集成电路[SmallScaleIntegratedcircuits]MSIC中规模集成电路[MediumScaleIntegratedcircuits]LSIC大规模集成电路[LargeScaleIntegratedcircuits]VLSIC超大规模集成电路[VeryLargeScaleIntegratedcircuits]五、集成电路封装技术封装技术是一种将集成电路打包的技术.是微电子器件的两个基本组成部分之一:

微电子器件

:芯片[管芯]+封装[外壳]五、集成电路封装技术封装作用:电功能:传递芯片的电信号机械化学保护功能:保护芯片与引线散热功能:散发芯片内产生的热量防潮抗辐照防电磁干扰五、集成电路封装技术一.BGA球栅阵列封装二.CSP芯片缩放式封装三.COB板上芯片贴装四.COC瓷质基板上芯片贴装五.MCM多芯片模型贴装六.LCC无引线片式载体七.CFP陶瓷扁平封装八.PQFP塑料四边引线封装九.SOJ塑料J形线封装一0.SOP小外形外壳封装一一.TQFP扁平簿片方形封装一二.TSOP微型簿片式封装一三.CBGA陶瓷焊球阵列封装一四.CPGA陶瓷针栅阵列封装一五.CQFP陶瓷四边引线扁平一六.CERDIP陶瓷熔封双列一七.PBGA塑料焊球阵列封装一八.SSOP窄间距小外型塑封一九.WLCSP晶圆片级芯片规模封装二0.FCOB板上倒装片五、集成电路封装技术一、直插式二、表面贴装式三、芯片尺寸封装四、发展趋势五.一直插式To封装:DIP封装五.一直插式DIP封装特点:[一]适合PCB的穿孔安装,操作方便;[二]比TO型封装易于对PCB布线;[三]芯片面积与封装面积之间的比值较大,故体积也较大;[四]外部引脚容易在芯片的插拔过程当中损坏,不太适用于高可靠性场合;[五]DIP封装还有一个致命的缺陷,那就是它只适用于引脚数目小于一00的中小规模集成电路.五.一直插式

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比R,这个比值越接近l越好.以采用四0根I/O引脚塑料双列直插式封装[PDIP]的CPU为例,其芯片面积/封装面积R=[三×三]/[一五.二四×五0]=一:八六,离l相差很远.这种封装尺寸远比芯片大,说明封装效率很低,占去了很多有效安装面积.五.二表面贴装式QFP封装TSOP封装五.二表面贴装式QFP的特点是:[一]用SMT表面安装技术在PCB上安装布线,操作方便;[二]封装外形尺寸小,寄生参数减小,适合高频应用;[三]可靠性高.[四]引脚从直插式改为了欧翘状,引脚间距可以更密,引脚可以更细.[五]QFP的引脚间距目前已从一.二七mm发展到了0.三mm,也是他的极限距离,限制了组装密度的提高.五.二表面贴装式

以0.五mm焊区中心距、二0八根I/O引脚QFP封装的CPU为例,如果外形尺寸为二八mm×二八mm,芯片尺寸为lOmm×一0mm,则芯片面积/封装面积R=[一0×一0]/[二八×二八]=l:七.八,由此可见QFP封装比DIP封装的尺寸大大减小.五.三芯片尺寸封装双列直插式封装[DIP]的裸芯片面积与封装面积之比为一:八0,表面贴装技术SMT中的QFP为一:七,CSP小于一:一.二IC芯片引线架导线丝铝膜外引线封装树脂塑料基板塑料封装DIP工艺导电粘胶五.三芯片尺寸封装焊料微球凸点IC芯片CSP五.三芯片尺寸封装CSP封装具有以下特点:[一]满足了LSI芯片引出脚不断增加的需要;[二]解决丁IC裸芯片不能进行交流参数测试和老化筛选的问题;[三]封装面积缩小,延迟

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论