(8)-2.4 80868088 CPU的引脚及其工作模式

8086CPU的引线及功能2.58086CPU的引线及功能

引脚定义的方法可大致分为：

每个引脚只传送一种信息（如RD）电平的高低代表不同的含义（如M/IO）在不同模式下有不同的名称和定义（如WR/LOCK）分时复用引脚（如AD15～AD0）引脚的输入、输出分别传送不同的信息（如RQ/GT0）2.58086CPU的引线及功能

MN/MX工作模式控制=0（接地）：工作于最大模式；=1（接Vcc）：工作于最小模式。最小模式下的主要引线2.58086CPU的引线及功能

地址总线、数据总线：AD15～AD0：三态

地址/数据复用引脚。ALE=1时作为地址线A15～A0，ALE=0时作为数据线D15～D0。传送地址时为输出，传送数据时为双向。

请思考为何三总线都是三态的？最小模式下的主要引线

A19-A16/S6-S3：输出，三态：地址/状态复用引脚。ALE=1时作为地址线A19～A16，ALE=0时作为控制信号。2.58086CPU的引线及功能总线周期中各时钟周期的操作

WR：输出，三态

写选通信号，表示CPU正在写数据到MEM或I/O设备。

RD：输出，三态

读信号，表示CPU正在从总线上读来自于MEM或I/O设备的数据。M/IO：输出，三态

区分是读写存储器还是读写I/O端口（即地址总线上的地址是存储器地址还是I/O端口地址）。控制信号：2.58086CPU的引线及功能总线周期中各时钟周期的操作

DEN：输出，三态

数据总线允许信号。用来打开外部数据总线缓冲器。

DT/R：输出，三态

表明CPU正在传送还是接收数据，用来作为外部数据总线缓冲器的方向控制。高电平：写；低电平：读。

ALE：输出

区分是读写存储器还是读写I/O端口（即地址总线上的地址是存储器地址还是I/O端口地址）。控制信号：2.58086CPU的引线及功能总线周期中各时钟周期的操作

RESET：输入

复位信号，保持4个以上时钟周期的高电平时将引起CPU进入复

位过程（IF清0，并从存储单元FFFF0H开始执行指令）；

BHE/S7：输出

高8位数据总线允许。在读/写操作期间允许高8位数据总线D16～D8有效（即读/写数据的高8位）。

READY：输入

准备就绪。用于与存储器或I/O接口的同步。=0时CPU进入等待状态（插入1个或多个等待周期）。控制信号：2.58086CPU的引线及功能READY引脚的作用8总线周期T2T1T3T4时钟周期总线周期T2T1T3TwaitT4标准总线周期增加了等待状态的总线周期若在T3周期上升沿检测到READY=0，将插入等待周期，插入的个数取决于READY何时变为1。采样2.58086CPU的引线及功能中断请求和响应信号

INTR：输入

可屏蔽中断请求输入端，CPU要检查IF状态

NMI：输入

非屏蔽中断请求输入端，CPU不检查IF状态

INTA：输出

中断响应信号，表示CPU已进入中断响应周期。此信号常用来选通中断向量号。2.58086CPU的引线及功能总线保持信号

HOLD：输入

总线保持请求。用来直接存储器存取模式(DMA)。当CPU以

外的其他设备要求占用总线以便访问存储器时，通过此引脚向CPU发出请求。HOLD=1时，CPU停止执行指令，并将地址/数据总线和控制总线中的所有三态控制线置为高阻状态。

HLDA：输出

总线保持响应。CPU对HOLD信号的响应信号。指示CPU已进入保持状态。2.58086CPU的引线及功能总线保持信号

TEST：输入

测试信号。执行WAIT指令时将测试此引脚的状态。=0时，WAIT指令相当于空操作(NOP)。=1时，WAIT指令将重复测试直到它变为0。通常此引脚与8087算术协处理器相连。

CLK：输入

时钟引脚。为CPU提供基本的定时信号。占空比必须为33％(高1/3，低2/3)。2.58086CPU的引线及功能地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效