《微型计算机原理》课件chapter5 半导体存储器

2024年3月19日第1页本章主要内容存储器概述1动态存储器和只读存储器2静态存储器及其连接使用32024年3月19日第2页§5.1存储器概述存储器是计算机的基本组成部分，用于存放计算机工作所必需的数据和程序。处理器实际运行时的大部分总线周期都是用于对存储器的读/写访问。所以，存储器系统性能的好坏将在很大程度上影响计算机系统的性能。实际微机系统中，为了使存储器在速度上与处理机相吻合，总是采用分级的方法来设计整个存储系统。2024年3月19日第3页§5.1存储器概述外存内存高速缓存寄存器组存储器的分级暂存待使用的数据，或运算的中间结果，读写速度最快存放当前用得最多的程序或数据，使微处理机能以自己最高的速度工作存放运行的程序和数据，可以较低价格实现较大容量的存储价格低、容量大，但存取速度慢，用作后备存储器，存储各种程序和数据2024年3月19日第4页寄存器Cache（SRAM）主存储器（DRAM和ROM）外存储器（软盘、硬盘、光盘）Cache后备存储器（磁带库、光盘库）典型存取时间1ns2ns10ns10ms10s典型容量<1KB1MB256MB~4GB40GB~1TB10TB~100TB2024年3月19日第5页§5.1存储器概述一、存储器的分类1.根据位置，分为：

内部存储器（主存储器）

外部存储器（辅存储器）2.根据构成材料，分为：

半导体存储器 磁存储器 激光存储器 纸卡存储器2024年3月19日第6页内存——存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问。通常由半导体存储器构成RAM、ROM外存——存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。通常由磁、光存储器构成，也可以由半导体存储器构成磁盘、磁带、CD-ROM、DVD-ROM、固态盘2024年3月19日第7页§5.1存储器概述半导体存储器RAMROM双极型MOS型SRAMDRAM掩膜ROMPROMEPROMEEPROMRAM随机读写存储器（Random

AccessMemory）它的内容可读出、写入或改写，主要用于存放各种现场的输入输出数据、中间计算结果及作堆栈用等。ROM只读存储器（Read

OnlyMemory）内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。2024年3月19日第8页§5.1存储器概述二、存储器的性能指标1.存储容量

用某一芯片有多少个存储单元，每个存储单元存储若干位来表示，是以bit为单位的。存储容量=地址单元数×数据线位数2.存取时间即存取芯片中某一个单元的数据所需要的时间。3.其它指标可靠性、功耗、价格等2024年3月19日第9页1010110001001010000011011011011000000000000000000001110110101111111111111K×8…………1000100001111010110011011001001000000000000000000001110110101111111111111K×8…………50H3AH00HD9H00011011两根地址线译码说明：存储单元个数与地址线根数的关系2024年3月19日第10页2K×81010110001001010000010011011011000000000000000000000010110110101101111111111001000110100011010001101110110011111111111110000000000100000000011110110101101……………………000H~3FFH400H~7FFH2024年3月19日第11页+5V§5.2静态存储芯片及连接使用一、静态读/写存储器（SRAM）62648K×8bit的SRAM芯片12345678910111213141516171819202122232425262728NC地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOE

A0~A12：地址线决定该芯片有8K个存储单元，在使用时常接总线的低位地址D0~D7：双向数据线决定芯片中每个存储单元存储了多少二进制位，使用时与总线的数据线相连。CS1、CS2：片选信号线只有当CS1=0，CS2=1时，该芯片才被选中。使用时常利用选片信号将芯片放在所需要的地址范围上。OE

输出允许信号线只有当OE=0时，才允许芯片将某单元的数据送到数据线上。WE

写允许信号线

WE=0时，允许将数据写入芯片：WE=1时，允许芯片的数据读出。1.引脚6264P1892024年3月19日第12页§5.2静态存储芯片及连接使用WECS1CS2OED0—D7001

写入1010读出

011010

三态（高阻）表5.16264真值表2024年3月19日第13页2.工作过程写入数据：在芯片的A12~A0上加上要写入单元的地址；在D7~D0上加上要写入的数据；使CS1和CS2同时有效；在WE上加上有效的低电平，OE可高可低。A12~A0CS1CS2WED7~D0§5.2静态存储芯片及连接使用P1972024年3月19日第14页读出数据：在芯片的A12~A0上加上要写入单元的地址；从D7~D0上输出指定地址单元的数据；使CS1和CS2同时有效；在OE上加上有效的低电平，WE高电平。A12~A0CS1CS2OED7~D02.工作过程§5.2静态存储芯片及连接使用WE2024年3月19日第15页D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••3.连接使用将输入的一组二进制编码变换为一个特定的控制信号2024年3月19日第16页3.连接使用（1）全地址译码方式§5.2静态存储芯片及连接使用（2）部分地址译码方式线选法译码器电路2024年3月19日第17页3.连接使用（1）全地址译码方式用全部的高位地址信号作为译码信号，使存储器芯片的每一个存储单元唯一的占据内存空间的一个地址（即利用地址总线的所有地址线来唯一的决定存储器芯片的一个单元）。§5.2静态存储芯片及连接使用存储器芯片译码器高位地址全部地址片选信号低位地址2024年3月19日第18页（1）全地址译码方式图中6264的地址范围为F0000H~F1FFFH（共8KB）D0~D7A0A12WECS2OECS1…A0A12…D0~D7+5V&111A13A14A15A16A17A18A19MEMWMEMR…6264由A0~A12选定芯片内部的每个单元；由A13~A19决定芯片在内存空间中的位置。§5.2静态存储芯片及连接使用2024年3月19日第19页6264芯片的地址范围：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1CS1A12～A0D7～D0高位地址线全部参加译码6264A12-A0D7-D0OEWE2024年3月19日第20页≥11A13A14A15A16A17A18A19CS1（1）全地址译码方式图中译码电路使6264的地址范围变为80000H~81FFFH§5.2静态存储芯片及连接使用2024年3月19日第21页（2）部分地址译码决定存储器芯片的存储单元时并没有利用地址总线上的全部地址，而是利用了地址信号的一部分，使得被选中得存储器芯片占有几组不同的地址范围。D0~D7A0A12WECS2OECS1…A0A12…D0~D7&1A13A15A16A18A19MEMWMEMR…62648KB的6264所占内存地址空间为：DA000H~DBFFFHDE000H~DFFFFHFA000H~FBFFFHFE000H~FFFFFH§5.2静态存储芯片及连接使用2024年3月19日第22页部分地址译码方式A19A18A17A16A15A14A13A12A11A0…1000000…0…00…111…1001180000H~81FFFH84000H~85FFFHA0000H~A1FFFHA4000H~A5FFFH

部分地址译码方式是以牺牲内存空间为代价来换得译码的简单。D0~D7A0~A12MEMWMEMRA19A18A16A15A13D0~D7A0~A12WEOECS2CS18088BUS6264≥11○·1○§5.2静态存储芯片及连接使用2024年3月19日第23页

线选法除将低位地址直接接片内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。即只有一条高位地址线接在存储器芯片的片选信号端。线选方式§5.2静态存储芯片及连接使用A191CS12024年3月19日第24页译码器电路利用专门的译码器芯片；74LS138利用数字比较器；利用ROM作译码器；利用PLD编程实现译码器。1234567816910151413121174LS138ABCVCCG2AG2B地G1Y0Y1Y2Y3Y4Y5Y6Y7工作条件：G1=1，G2A=G2B=0C，B，A为译码输入端，输出有8种状态即Y0~Y72024年3月19日第25页74LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B2024年3月19日第26页4.静态RAM连接举例6116R/W123456789101112242522212019181716151413VCC地A7A6A5D0D1D2A4A3A2A1A0D7D6D5D4D3A8A9A10CSOE2K×8bit芯片当读写信号R/W=0时写入，

R/W=1时读出；输出允许OE；片选信号CS。§5.2静态存储芯片及连接使用2024年3月19日第27页D0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY0Y174LS138808861166116A19A18A17A16A15A14A13A12A11A10A9……A0011111000

00……011……1011111001

00……011……1……7C000H~7C7FFH7C800H~7CFFFH利用专门的译码器芯片；74LS138例1：§5.2静态存储芯片及连接使用2024年3月19日第28页D0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY2Y574LS138808861166116A19A18A17A16A15A14A13A12A11A10A9……A0011111010

00……011……1011111101

00……011……1……7D000H~7D7FFH7E800H~7EFFFH利用专门的译码器芯片；74LS138§5.2静态存储芯片及连接使用2024年3月19日第29页例2：存储器62648KB芯片工作在F0000H—F1FFFH内存空间，画出和系统的连线图。6264地址线：A0---A12数据线：D0---D7WEOECS2接+5V电源CS1高位地址译码系统总线：地址线：A0---A12数据线：D0---D7MEMWMEMR§5.2静态存储芯片及连接使用2024年3月19日第30页全地址译码方式D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V○﹠1○1○1○8088BUS6264A19A18A17A16A15A14A13A12A11A0…111100000…0…00…111…1F0000HF0001H…F1FFFH§5.2静态存储芯片及连接使用2024年3月19日第31页A19A18A17A16A15A14A13A12A11A0…100000000…0…00…111…180000H80001H…81FFFHD0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V1○8088BUS6264≥1例3：存储器62648KB芯片工作在80000H—81FFFH内存空间，画出和系统的连线图。§5.2静态存储芯片及连接使用2024年3月19日第32页补充1：存储器扩展技术位扩展——扩展每个存储单元的位数字扩展——扩展存储单元的个数字位扩展——二者的综合用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。2024年3月19日第33页说明：存储器容量扩展1.位扩展加大字长用8个16K×1bit芯片组成16K×8bit的存储器。……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWED0D1D2D7将多片存储器的地址、片选、读/写端相应并联，数据端单独引出。16K×1补充内容2024年3月19日第34页2.字扩展扩大地址用4个16K×4bit芯片组成64K×4bit的存储器。CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3译码器A14A150123D0~D3D0~D3D0~D3D0~D3补充内容2024年3月19日第35页3.字位扩展

一个由2114（1K×4bit）芯片组成的存储器（容量为4K×8bit）与CPU的连接方式8088BUSA9~A0A11~A10D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114WRD7~D0○○……○○○○译码器补充内容2024年3月19日第36页§5.3动态存储器和只读存储器一、动态读/写存储器DRAM二、只读存储器ROM2024年3月19日第37页一、动态读写存储器DRAM216464K×1bit的DRAM芯片12345678910111213141516NCDINDOUTWERASCAS地+5VA7A5A4A3A6A0A1A2A7~A0：地址引线（复用）

CPU对DRAM芯片寻址的地址信号分成行地址和列地址，分别由芯片上的地址线送入芯片内部进行锁存、译码而选中要寻址的单元。DIN、DOUT：数据线RAS、CAS：分别是行地址锁存信号和列地址锁存信号。WE：写允许信号2164§5.3动态存储器和只读存储器2024年3月19日第38页2164A：64K×1采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址线；地址线的数量仅为同等容量SRAM芯片的一半。行地址10001000列地址§5.3动态存储器和只读存储器2024年3月19日第39页SRAM是利用半导体触发器的两个稳定状态表示“0”和“1”，其保存的信息在不断电的情况下，是不会被破坏的；SRAM的功耗较小，容量较大。DRAM是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。主板的内存即是动态随机存储器，CPU内部与内存之间的缓存即是静态随机存储器。§5.3动态存储器和只读存储器2024年3月19日第40页2.工作过程读出数据：RASCAS行地址列地址WE=1DOUT有效数据§5.3动态存储器和只读存储器2024年3月19日第41页写入数据：RASCAS行地址列地址WEDIN有效数据2.工作过程§5.3动态存储器和只读存储器2024年3月19日第42页刷新

将动态存储器所存放的每一比特信息读出一遍并保持原有电容电荷不变称为动态存储器的刷新。刷新过程

行地址循环一遍，可将整个芯片的所有地址单元刷新一遍。行地址RASCAS=1§5.3动态存储器和只读存储器2024年3月19日第43页DRAM的应用

1.DRAM的连接：行、列地址锁存信号的形成。2.DRAM的读写：利用数据选择器将行、列地址分时送出，使用MEMW命令实现数据读/写操作。3.DRAM的刷新：利用定时器定时产生刷新请求，按行刷新。§5.3动态存储器和只读存储器2024年3月19日第44页1.SDRAM：（与CPU时钟）同步动态存储器。是一种与当时推出的芯片组的北桥芯片的前端总线同步运行的DRAM，并且内部的命令发送和数据传输都以前端总线频率为基准。SDRAM支持突发读/写功能。2.DDRSDRAM：双倍数据速率的SDRAM。其基本原理等价于利用存储器总线时钟的上升沿和下降沿在同一个时钟周期内实现两次数据传送，因此，理论上DDRSDRAM的速度是SDRAM的两倍。DDR2DDR3ECC内存：错误检测和校正内存。采用12位记录一个字节，其中含有4位CRC值，可以检出并校正8位数据中的错误数据。其他类型DRAM芯片§5.3动态存储器和只读存储器2024年3月19日第45页可擦写只读存储器(EPROM，Erasableprogrammableread-onlymemory)

EPROM芯片能被多次重写。擦除EPROM的过程是没有选择余地的，它将会抹掉整个的EPROM。EPROM必须从它所在的装置上取下来，在EPROM擦除器的紫外线下放几分钟。EPROM被放在紫外线下过久会造成过擦除。二、只读存储器1.8K×8bit的EPROM芯片2764§5.3动态存储器和只读存储器2024年3月19日第46页1.8K×8bit的EPROM芯片276412345678910111213141516171819202122232425262728VPP地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CENCPGMOE2764VCC（+5V）D0~D7：双向数据线芯片工作过程中，D0~D7为数据输出线；当对芯片编程时，由此8条线输入要编程的数据。CE：输入信号

当CE有效时，能选中该芯片使其工作。PGM：编程脉冲输入端

当对EPROM编程时，由此加入编程脉冲；读时PGM为1。Vpp：编程高压二、只读存储器§5.3动态存储器和只读存储器2024年3月19日第47页工作过程2764在使用时，仅用于将其存储的内容读出。有效地址地址CEOED0~D7有效数据§5.3动态存储器和只读存储器2024年3月19日第48页EPROM的编程⑴擦除EPROM存储器的内容可以放到专门的擦除器上进行擦除，擦除干净的标志是每一个存储单元的内容都是FFH。⑵编程标准编程快速编程每存储单元写入时间为50ms，编程时间长。编程脉冲宽度窄（0.1~3ms)，编程速度快。§5.3动态存储器和只读存储器2024年3月19日第49页电可擦除可编程只读存储器芯片（E2PROM，Electricallyerasableprogrammableread-onlymemory）

芯片重写时不必被取下来。芯片不必完全擦除就可改变它的特定部分。对各单元的局部化的电场作用使各单元中的电子恢复到常态。这就擦除了E2PROM的目标单元。E2PROM一次改变一字节，这使它们很灵活，但是速度却很慢。2.8K×8bit的EEPROM芯片98C64§5.3动态存储器和只读存储器2024年3月19日第50页2.8K×8bit的EEPROM芯片98C6412345678910111213141516171819202122232425262728READY/BUSY地A12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CENCWEOE98C64VCC（+5V）D0~D7：双向数据线芯片工作过程中，D0~D7为数据输出线；当对芯片编程时，由此8条线输入要编程的数据。CE：输入信号

当CE有效时，能选中该芯片使其工作。WE：写允许READY/BUSY

：编程状态§5.3动态存储器和只读存储器2024年3月19日第51页EEPROM98C64的编程1.按字节编程：每次写入一个字节，等待READY/BUSY变为高电平，再写入下一个字节。2.按页编程：98C64一页为32个字节，顺序排列，使用A12-A5作为页地址，在约300µs时间内可连续写入32个字节的数据。D0~D7A0~A12MEMWMEMRA19…A13D0~D7A0~A12WEOEBUSYCS1○﹠8088BUS98C64D0○IO地址/IOR+5vR§5.3动态存储器和只读存储器2024年3月19日第52页3.FLASHEEPROM芯片28F0401234567891011121516171819202122232425262728地A12A11A10A7A6A5A4A3A2A1A0A8A9DQ0DQ1DQ2DQ3DQ4DQ5DQ6DQ7EG28F040VCC（+5V）VPP131429303132A15A16A13A14A17A18§5.3动态存储器和只读存储器2024年3月19日第53页特点：编程速度