第四章组合逻辑电路二

第4章组合逻辑电路

CombinationalLogicCircuit2024/4/1824.1组合逻辑电路的分析

4.2组合逻辑电路的设计

4.3组合逻辑电路的竞争和冒险

4.4组合逻辑电路的经典设计介绍

4.5组合逻辑的可编程电路实现2024/4/1834.4组合逻辑电路的经典设计介绍2024/4/184常用组合逻辑功能器件编码器译码器/数据分配器数据选择器数值比较器算术运算电路……2024/4/185编码器（Encoder）在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）把二进制码按一定的规律编排，例如8421码、格雷码等，使每组代码具有特定的含义（代表某个数或控制信号）称为编码具有编码功能的逻辑电路称为编码器编码器有若干个输入，在某一时刻只有一个输入信号被转换为二进制码2024/4/186编码器——4线→2线编码器输入输出I0I1I2I3Y1Y01000000100010010100001112024/4/187编码器——4线→2线编码器2024/4/188优先编码器——4线→2线优先编码器输入输出I0I1I2I3Y1Y0100000X10001XX1010XXX1112024/4/189编码器——8421BCD码编码器输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS1111111111000001111111110000011111111101000111111111011001011111110111001111111101111010011111011111010111110111111011011101111111011111011111111100010111111111100112024/4/1810编码器——8421BCD码编码器

输入低电平有效

GS:控制使能

(工作状态标志）

1：有信号输入

0：无信号输入2024/4/1811定义：译码是编码的逆过程，它的功能是将每个二进制代码赋予的特定含义“翻译”过来，转换成相应的信息符号（输出信号）。具有译码功能的逻辑电路被称为译码器。（少→多）

译码器(Decoder/Demultiplexer)编码器(Encoder)定义：将数字系统中某一信息（输入）变换为某一特定的代码（输出）。将输出的二进制码按一定的规律编排，使每组代码具有一特定的含义称为编码。具有编码功能的逻辑电路被称为编码器。（多→少）译码器/数据分配器2024/4/1812地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号，常用于对存储器单元地址的译码，将每一个地址代码转换为一个有效信号，从而选中对应的单元将一种代码转换为另一种代码两种类型的译码器2024/4/1813输出输入S9S8S7S6S5S4S3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011二→十进制译码器2024/4/1814

n个输入端

个输出端

一个使能端二进制译码器X0X1Xn-1Y0Y1En二进制译码器工作原理：在使能输入端为有效电平时，对应每一组输入代码，有且只有一个输出端为有效电平，其余输出端为非有效电平。二进制唯一地址译码器2024/4/1815

2个输入端：A,B

4个输出端：Y0,Y1,Y2,Y3

一个使能端：/En2线→4线译码器

输入

输出/EnAB

Y0Y1Y2Y3HXXHHHHLLL

LHHHLLHHLHHLHLHHLHLHHHHHL真值表逻辑电路逻辑表达式：两输入二进制译码器2024/4/1816集成电路译码器—74x138译码器

3线→8线二进制译码器特点：

3个控制端组成使能功能逻辑符号管脚分布双列直插封装芯片2024/4/1817

输出低电平有效

74x138真值表2024/4/181874x138逻辑电路图2024/4/181974x138的应用——地址译码2024/4/182074x138的应用——实现3变量逻辑函数

（例4.4.4P171）用74138实现函数：将74138使能，输入变量X、Y、Z分别接到74138输入端，利用摩根定律可得：2024/4/182174x42译码器

四BCD输入端：A0,A1,A2,

A3

十输出端：0,1,2,…9二—十进制译码器特点：无使能端逻辑符号管脚分布双列直插封装芯片2024/4/182274x42真值表2024/4/182374x42逻辑电路图2024/4/1824显示译码器：用于驱动显示器件的译码器，它可以将数码或字符的二进制代码“还原”成相应数码或字符的驱动代码。将一种代码转换为另一种代码三种显示方式：

字形重叠式

分段式

点阵式

代码变换器2024/4/1825字形重叠式将不同字符的电极重叠起来，要显示某字符，只需使相应的电极发亮即可。2024/4/1826分段式数码是由分布在同一平面上若干段（7段）发光的笔划组成，应用最为广泛。2024/4/1827七段式LED显示器共阳极共阴极2024/4/1828十进制数的七段显示码表g为最高位，a为最低位直接提供给共阳极七段码显示管2024/4/1829点阵式

数码是由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合可显示不同的数码，如发光数字板。2024/4/183074x4511七段显示译码器四输入端：A,B,C,

D七输出端：a,b,c,d,e,f,g三个控制端：/LT,/BI，/LE二—十进制译码器74x4511是一种与共阴极数字显示器配合使用的集成译码器。管脚分布2024/4/1831使用74x4511驱动BS201的连接方法2024/4/183274x4511逻辑电路图2024/4/183374x4511真值表2024/4/183474x4511辅助控制端功能试灯输入/LT，=0时，各段输出高，全亮灭灯输入/BL，=0时，各段输出低，全灭锁存使能/LE，/LE=0->1跳变时，输入被锁定，输出不再随输入变化；/LE=0输出随输入一起变化将/BL和/LT配合使用，可以实现多位数显示时的“无效0消隐”功能。eg:0023→232024/4/1835数据分配器

数据分配器——将数据源的数据，根据需要送到多个不同的通道上去，根据地址选择码分配给多路数据输出中的某一路输出2024/4/1836输出地址选择信号D0=DD1=DD2=DD3=DD4=DD5=DD6=DD7=D000001010011100101110111A2A1A0数据分配器功能表用译码器设计一个“1线-8线”数据分配器2024/4/1837数据选择器——把多个通道的数据传送到唯一的公共数据通道上去：根据地址选择码从多路输入数据中选择一路，送到输出。数据选择器的定义及功能2-1n位地址选择信号DD1D0Y出n输据据…入输数数2024/4/1838八输入端三控制端：S0、S1、S2两输出端：Z，/Z使能端:/E（/G）8InputDigitalMultiplexer逻辑符号管脚分布双列直插封装芯片数据选择器——74x151（多路器）2024/4/183974x151逻辑电路图2024/4/184074x151真值表2024/4/1841由数据选择器的定义可以得到输出Z的表达式为其中mi

为S2,S1,S0的最小项（mi为定值，Di为变量），例如：当S2S1S0=010时，根据最小项性质只有m2为1，所以Z=D22024/4/1842数据选择器的应用1

函数发生器G（E）使能端=0有效时，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的常量将数据选择器的地址信号C、B、A作为函数的输入变量（mi做变量，Di为定值）；数据输入D0～D7作为控制信号，控制各最小项在输出逻辑函数中是否出现；使能端一直使能2024/4/1843例4.4.7用8选1数据选择器74LS151产生逻辑函数数据选择器的应用2数据选择器的扩展2024/4/18452位八选一数据选择器的连接方法2024/4/1846两片74x151组成一个16选1的数据选择器2024/4/1847数据选择器的应用3实现并→串转换2024/4/1848并→串转换2024/4/1849数值比较器的定义及功能

数值比较器——比较两个位数相同的二进制数的大小由真值表写出逻辑表达式：由表达式画出逻辑图：输入输出ABFA＞BFA＜BFA=B000110110010101000