电子技术与应用项目化教程 课件 项目11 第4讲 集成逻辑门电路_第1页
电子技术与应用项目化教程 课件 项目11 第4讲 集成逻辑门电路_第2页
电子技术与应用项目化教程 课件 项目11 第4讲 集成逻辑门电路_第3页
电子技术与应用项目化教程 课件 项目11 第4讲 集成逻辑门电路_第4页
电子技术与应用项目化教程 课件 项目11 第4讲 集成逻辑门电路_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

项目十一——集成逻辑门电路（第2讲）项目11

集成逻辑门电路（第2讲）

内容：集成逻辑门电路的结构和特点。学习要求：

目的：了解集成逻辑门电路的结构和特点。重点：集成逻辑门电路的结构和特点。难点：集成逻辑门电路的结构和特点。1.TTL门电路集成门电路1）TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF≈5―0.7―0.7＝3.6V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止输出端的电位为：uF=UCES＝0.3V输出F为低电平0。功能表真值表逻辑表达式：输入有0，输出为1；输入全1，输出为0。2）TTL三态门①E＝0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低电平，因而V2～V5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，三态门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：F=A，A＝0时F＝1，为高电平；A＝1时F＝0，为低电平。（1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。（2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。2.

CMOS门电路1）CMOS非门①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。2）CMOS与非门①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。②只有当A、B全为低电平0时，VP1和VP2才会都导通，

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论