电子设计自动化(EDA)实验指导书

试验指导书院系： 学院专业： 工程课程：电子设计自动化〔EDA〕编者： 范有机目 录TOC\o“1-1“\h\z\u\l“_TOC_250005“试验一多路选择器的设计 1\l“_TOC_250004“试验二D触发器和锁存器的设计 2\l“_TOC_250003“试验三8位全加器 3\l“_TOC_250002“试验四正弦信号发生器设计 4\l“_TOC_250001“试验五序列检测器的设计 5\l“_TOC_250000“试验六乐曲硬件演奏电路设计 710试验一多路选择器的设计一、试验目的：1QuartusIIVHDL二、试验内容：QuartusII41编辑输入和仿真测试等步骤，给出仿真波形。测试。输出信号接发光二极管。最终进展编译、下载和硬件测试试验。1性。三、试验原理与方法：LED四、试验条件：1、PC12、QuartusII31五、试验步骤：4.1六、试验留意事项：后备份好试验数据，以备教师随时查阅。七、试验报告要求：件测试和具体试验过程；给出程序分析报告、仿真波形图及其分析报告。试验二D触发器和锁存器的设计一、试验目的：VHDL仿真和测试。二、试验内容：13-8)，给出程序设计、软件编译、仿真分析、硬件测试及具体试验过程。析、硬件测试及具体试验过程。三、试验原理与方法：利用不完整的IF挨次语句来实现对时序电路中记忆单元的描述。锁存器也CP四、试验条件：1、PC12、QuartusII31五、试验步骤：4.1六、试验留意事项：后备份好试验数据，以备教师随时查阅。七、试验报告要求：12和实测结果，说明这两种电路的异同点。试验三8位全加器一、试验目的：1、生疏利用QuartusⅡ的原理图输入方法设计简洁组合电路，把握层次化EDA式的电子线路设计的具体流程。二、试验内容：1包括原理图输入、编译、综合、仿真、适配、开发板上的硬件测试，并将此全加极管显示。218请在设计时通过共用输入变量削减输入端口数。三、试验原理与方法：881高位加法器的最低位进位输入信号端相接。四、试验条件：1、PC12、QuartusII31五、试验步骤：4.5.1六、试验留意事项：后备份好试验数据，以备教师随时查阅。七、试验报告要求：图；给出加法器的时序分析状况；最终给出硬件测试流程和结果。试验四正弦信号发生器设计一、试验目的：1、进一步生疏QuartusIILPM_ROMFPGA硬件资源的使用方法。二、试验内容：包括建立工程，生成正弦信号波形数据，仿真等。最终在开发板上实测，包括SignalTapII测试、FPGA中ROM的在系统数据读写测试和利用示波器测试。最终EPCSx50MHZ6.8D/ADAC0832，1uS。26-49SignalTapII三、试验原理与方法：正弦信号发生器的构造由4局部组成,如图1所示。①计数器或地址发生器〔7〕③VHDL④8D/A。singt.vhdFPGAROM6ROM，由LPM_ROMCLKf0〔128，以及D/Aff=f0/128VHDLVHDL顶层设计singt.vhd波形输出7位计数器〔正弦波数据存储ROM8位D/A6.5四、试验条件：1、PC12、QuartusII31D/A1五、试验步骤：6.5六、试验留意事项：后备份好试验数据，以备教师随时查阅。七、试验报告要求：仿真分析、硬件测试和具体试验过程。八、试验思考题：如何实现输出的正弦信号频率可调？试简述其工作原理。试验五序列检测器的设计一、试验目的：1、用状态机实现序列检测器的设计，了解一般状态机的设计与应用。二、试验内容：QuartusII7-4并完成硬件测试试验。来去抖动，或是用简单的电路消退，可自行查找资料设计开关消抖动模块。2、将待检测预置数作为外部输入信号，即可以随时转变序列检测器中的比较试验。三、试验原理与方法：检测器连续收到一组串行二进制码后，假设这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必需是连续“11100101A“B四、试验条件：1、PC12、QuartusII31五、试验步骤：7.2.2六、试验留意事项：后备份好试验数据，以备教师随时查阅。七、试验报告要求：仿真分析、硬件测试和具体试验过程。八、试验思考题：假设待检测预置数必需以右移方式进入序列检测器，写出该检测器的VHDL代码(两进程符号化有限状态机)，并提出测试该序列检测器的试验方案。试验六乐曲硬件演奏电路设计一、试验目的：1、学习利用数控分频器〔见教材试验5-3〕设计硬件乐曲演奏电路。二、试验内容：1ROMMUSICROM于教材例9-30中。留意该例数据表中的数据位宽、深度和数据的表达类型。此否则会出错。ROM9-30ROM2、对教材中图9-4中全部模块，分别仿真测试，特别是通过联合测试模块F_CODE打算了音准。可以依据教材图9-5的数据进展核对，假设有偏差要修正。3、完成系统仿真调试和硬件验证。与演奏发音相对应的简谱码输出显示可HIGH50MHZ6.84、在模块MUSIC填入的乐曲。针对乐曲的曲长和节拍状况转变模块CNT138T〔1/4。5ROM6、依据此项试验设计一个电子琴，有164*46-7。7、为以上的电子琴增加一到两个RAM，用以记录弹琴时的节拍、音符和对应的分频与指数。然后可以通过掌握功能自动重播曾经弹奏的乐曲。5-7取完成。三、试验原理与方法：综合利用数控分频器、LPM_ROM、PLL等单元电路设计硬件乐曲演奏电路。系统框图如图1所示由三个模块组成，分别为 NOTETABS、TONETABA、SPEAKERA。1硬件乐曲演奏电路构造框图9-4CNT138TMUSIC；SPEAKERA或音调发生器。SPEAKERA〔9-4SPKER〕获得，CLK〔12MHZ〕的信号，通过SPEAKERASPKOUTSPEAKERACLK11计数器的预置值TONE[10..0]与SPKOUT的输出频率就有了对应关系。例如在TONETABA〔9-4F_CODETONE[10..0]＝1036，将发出音符“3”音的信号频率。音符的持续时间需依据乐曲的速度及每个音符的节拍数来确定，TONETABA模块的功能首先是为SPEAKERA供给打算所发音符的分频预置数，而此数在TONETABA13NOTATABS4HZ13TONETABA4INDEX[3..0]确定。NOTETABS8〔1384HZ，即每一计数值的停0.25143413”音符分频预置值为1036，在SPEAKERA4HZROMTONEINDEX[3..0]端口9-1中说明。四、试验条件：1、PC12、QuartusI