数电实验：计数器电路

第第页数电实验：计数器电路

试验5计数器试验电路

1试验目的

1.1掌控计数器的工作原理及特性

1.2采纳触发器及集成计数器构成任意进制计数器2试验仪器与元器件2.1试验仪器

数字电路试验箱、数字万用表、示波器2.2芯片

74LS00/74ls0474LS4874LS161共阴数码管电位器电阻等其它元件假设干3预习要求

3.1预习计数器相关内容。3.2作出预习报告。4试验原理

计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以实现定时、分频、产生节拍脉冲和脉冲序列等。计数器的种类许多，按时钟脉冲输入方式的不同，可以分为同步计数器和异步计数器。按进位体制不同，可以分二进制和非二进制计数器。按计数的增减趋势，可分加法或减法计数器等。目前，无论是TTL还是CMOC集成电路，都有品种齐全的中规模集成计数电路。作为运用者可以借助器件手册提供的功能表和工作波形以及引脚分布图，就能正确地运用这些器件。4.1异步计数器

异步计数器是指计数脉冲不是径直加到全部触发器的时钟脉冲端。这样，当一个计数脉冲作用后，计数器中某些触发器的状态发生改变，而其它触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。

在设计模为整数N的异步计数器时，假如N2，那么为二进制计数器，例如设计

4

K

一个4位二进制计数器，N216，K=4，用4个触发器级联即可。假如N不等于2的整次幂，那么是非二进制计数器，这时，可将N写N=2*N1

其中N1为奇数,这样由模为2和模为N1的两个计算器级联而成,其中模为N1的计数器通常用反馈的方法构成.例如设计一个异步十进制计数器,可令2=2,N1=5,就是用一个模2计数器和一个模5计数器级联.图7.1所示集成触发器74LS74构成的异步十K

1

K

K

触发器,再由低位触发器的Q端和高一位的CP端相连接而成。

4.2同步计数器

为了提高计数的速度，可采纳同步计数器，所谓同步就是计数脉冲同时连接在各位触发器的时钟脉冲输入端，当计数脉冲来到时，应当翻转的触发器在同一时刻翻转。因此，同步计数器的工作速度比异步计数器快。同步计数器的设计可按“状态表+卡诺图+写出各触发器掌握输入端的规律方程”，进行，然后画出规律电路。也可以依据状态表中各触发器输出的改变规律，径直写出各触发器掌握输入端的规律方程，最末画出规律电路图。例如设计一个同步十进制加法计数器，其状态转换表如表7.1所示。采纳双JK触发器74LS76，通过分析状态转换表，可得到各触发器掌握输入端的规律方程如下。表6.1十进制加法计数器状态转换表〔1〕第一位触发器Q0，每来一个时钟脉冲CP，其状态翻转一次，那么J0K01。〔2〕第二位触发器Q1，在Q01时，来一个时钟脉冲CP，其状态翻转一次，而在Q31时不翻转，故J1Q0Q3，K1Q0.。

〔3〕第三位触发器Q2，在Q1Q01时再来一个时钟脉冲CP其状态就翻转，故

J2K2Q1Q0。

〔4〕第四位触发器Q3，在Q2Q1Q01时，再来一个钟脉冲CP其状态就翻转，并在第十个CP触发后，

实际工作中,人们很少运用中、小规模触发器构成各种计数器，而是径直选用集成电路计数器产品。集成计数器的类型许多，例如有:LS/HC系列和CMOS序列的25进制异步计数器74LS90、74LS390〔双25〕，26进制异步计数器74LS92，可预置同步4位二进制计数器74LS161/C40161，可预置双时钟同步可逆BCD计数器74LS192/C40192等。下面介绍集成计数器74LS161。

〔1〕集成计数器74LS161

74LS161是4位二进制同步加计数器。图7.3是它的引脚分布图，其中RD是异步清零端，LD是预置数掌握端，A、B、C、D是预置数据输入端，EP和ET是计数使能〔掌握〕端，RCO〔ETQAQBQCQD〕是进位输出端，它的设置为多片集成计数器的级联提供了方便。它的规律功能见表6.2

RDGND

VccRCOQAQBQCQDETLD

依据表7.2可知,74LS161具有以下功能.①异步清零当RD=0时,不管其它输入端的状态如何(包括时钟信号CP),计数器输出将被径直置零,称为异步清零。

②同步并行预置数当RD=1，LD=0、时钟脉冲CP的上升沿到达时，不管其它掌握信号什么状态，A、B、C、D输入端的数据将分别被QA~QD所接收。假如没有时钟脉冲上升沿到达，尽管LD=0也不能将预置数据置入QA~QD。所以这个置数操作要与CP上升沿同步，且A~D的数据同时

置入计数器，称为同步并行预置数。

③保持在RD=LD=1的条件下，当ETEP=0,即两个计数使能端中有0时,不管有无CP脉冲作用,计数器都将保持原有状态不变,停止计数，需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变。而当ET=0时，不管EP状态如何，进位输出RCO=0。

④计数当RD=LD=EP=ET=1时，随着CP脉冲，按8421码循环计数。当计数状态达到1111时，其RCO=1产生进位输出。4.4用集成计数器构成任意进制计数器虽然集成计数器的种类许多，也不可能包罗任意进制的计数器，当需要用到某进制

的计数器时，可以利用计数器所特定的功能外加适当的电路来构成。下面介绍两种状况的实现方法，其一是反馈清零法，其二是反馈置数法。4.4.1反馈清零法

反馈清零法用于有清零输入端的集成计数器。当计数器的清零端加低电平常，不管计数器处于状态，计数器回到全零状态。又可以重新进行计数。如图7.4所示。就是用反馈清零法将74LS161构成九进制加计数器。工作原理自行分析。

4.4.2反馈置数法

反馈置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器来说，在计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数掌握信号反馈到预置数掌握端，当下一个CP脉冲作用后，计数器就会把预置数输入信号状态置入输出端，预置信号消逝后，计数器就从被置入的状态开始重新计数。如图7.5所示，采纳反馈置数法，，工作原理自行分析。

5试验内容

5.1测试中规模集成计数器74LS161的规律功能

自拟试验步骤以及测试中规模集成计数器74LS161的规律功能用的表格。5.2用74LS161构成10进制的加法计数器，并进行数码显示。〔1〕画出规律电路图

〔2〕自拟试验步骤以及测试10进制加法计数器功能用的表格。