电工学下册触发器和时序逻辑电路市公开课一等奖省赛课微课金奖课件

1/124第21章触发器和时序逻辑电路21.1双稳态触发器21.2存放器21.3计数器21.6应用举例21.4时序逻辑电路分析(略)21.5由555定时器组成单稳态触发器和无稳态

触发器2/124

电路输出状态不但取决于当初输入信号，而且与电路原来状态相关，当输入信号消失后，电路状态仍维持不变。这种含有存放记忆功效电路称为时序逻辑电路。时序逻辑电路特点：

下面介绍双稳态触发器，它是组成时序逻辑电路基本逻辑单元。3/12421.1双稳态触发器双稳态触发器：是一个含有记忆功效逻辑单元电路，它能储存一位二进制码。特点：(1)有两个稳定状态—0态和1态；(2)能依据输入信号将触发器置成0态或1态；(3)输入信号消失后，被置成0态或1态能保留下来，即含有记忆功效。4/12421.1.1RS触发器两互补输出端1.基本RS触发器两输入端反馈线5/124触发器输出与输入逻辑关系1001设触发器原态为1态。翻转为0态(1)SD=1，RD=0101016/124设原态为0态1001110触发器保持0态不变复位07/12401设原态为0态011100翻转为1态(2)SD=0，RD=18/124设原态为1态0110001触发器保持1态不变置位19/12411设原态为0态010011保持为0态(3)SD=1，RD=110/124设原态为1态1110001触发器保持1态不变111/124110011111110若G1先翻转，则触发器为0态1态(4)SD=0，RD=010若先翻转12/124基本RS触发器状态表逻辑符号RD(ResetDirect)─直接置0端(复位端)SD(SetDirect)─直接置1端(置位端)SR低电平有效13/1242.可控RS触发器基本RS触发器导引电路时钟脉冲14/124当CP=0时11R、S输入状态不起作用。

触发器状态不变。11

SD、RD用于预置触发器初始状态，工作过程中应处于高电平，对电路工作状态无影响。0被封锁被封锁15/124当CP=1时1打开触发器状态由R、S输入状态决定。11打开16/124当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R、S输入状态决定。11打开17/1241101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”1118/1241110011110若先翻Q=1Q=011(4)S=1,R=1

当初钟由1变0后触发器状态不定11若先翻转19/124可控RS触发器逻辑状态表Qn─时钟到来前触发器状态Qn+1—时钟到来后触发器状态动作特点：CP高电平时触发器状态由R、S确定。20/124画出可控RS触发器输出波形CP高电平时触发器状态由R、S确定。21/124存在问题：时钟脉冲不能过宽，不然出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。CP克服方法：采取JK触发器或D触发器。22/12421.1.2JK触发器1.电路结构反馈线互补时钟控制主、从触发器不能同时翻转CP

CP23/1242.工作原理主触发器打开主触发器状态由J、K决定，接收信号并暂存。从触发器封锁从触发器状态保持不变。01CP01CP24/12410状态保持不变从触发器状态取决于主触发器，并保持主、从状态一致，所以称之为主从触发器。从触发器打开主触发器封锁0C01010CP25/124CP高电平时触发器接收信号并暂存。要求CP高电平期间J、K状态保持不变。CP下降沿时()触发器翻转。CP低电平时J、K不起作用。动作特点：10010CP26/12401010分析JK触发器逻辑功效(1)J=1,K=1设触发器原态为0态翻转为1态110110101001主从状态一致01状态不变状态不变27/12401010设触发器原态为1态为？状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功效。(1)J=1,K=110100110从触发器主触发器28/12401010(2)J=0，K=1设触发器原态为1态翻转为0态011001010110设触发器原态为0态为？态01从触发器主触发器29/12401010(3)J=1，K=0设触发器原态为0态翻转为1态10011010100101设触发器原态为1态为？态从触发器主触发器30/124010(4)J=0，K=0设触发器原态为0态保持原态00010001从触发器主触发器保持原态保持原态31/12401001结论：CP高电平时主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。从触发器主触发器32/124(保持功效)

(置0功效)

(置1功效)(计数功效)SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。(翻转功效)3.JK触发器逻辑功效CP下降沿触发翻转33/124JK触发器工作波形下降沿触发翻转依据CP下降沿前J、K状态，确定下降沿后Q状态。34/12474LS112双JK触发器

每个芯片内有两个独立JK触发器。

每个JK触发器有各自置0端(清零端)和置1端(预置端),

低电平有效。

CP下降沿()触发器翻转。JK触发器逻辑符号

CPQJKSDRDQ35/124基本RS触发器导引电路21.1.3D触发器1.电路结构反馈线36/124D触发器状态表D

Qn+1

0101上升沿触发翻转2.逻辑功效37/12474LS74双D触发器74LS74引脚图每个芯片内有两个独立D触发器。

CP上升沿()触发器翻转。每个D有各自置0端和置1端,低电平有效。D触发器逻辑符号DCPQQRDSD38/124D触发器工作波形图CPDQ上升沿触发翻转39/12421.1.4触发器逻辑功效转换1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同仍为下降沿触发翻转40/1242.将JK触发器转换为T触发器(保持功效)(计数功效)当J=K时，两触发器状态相同41/1243.将D触发器转换为T´触发器触发器仅含有计数功效。即要求来一个CP，触发器就翻转一次。CPQQD42/12421.2存放器

存放器是数字系统惯用逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时,要n个触发器。按功效分数码存放器移位存放器43/12421.2.1数码存放器仅有存放数码功效。清零存放指令通常由D触发器或RS触发器组成。并行输入方式00001101存放数码1101触发器状态不变44/12410清零1100存放指令取数指令1100并行输出方式0000001110101111状态保持不变45/12421.2.2移位存放器不但能存放数码，还有移位功效。所谓移位，就是每来一个移位脉冲，存放器中所存放数据就向左或向右次序移动一位。按移位方式分类单向移位存放器双向移位存放器46/124存放数码1.单向移位存放器清零1移位脉冲2341011数据依次向左移动，称左移存放器，输入方式为串行输入。从高位向低位依次输入数码输入1011000047/1241.单向移位存放器5移位脉冲678清零1011数码输入1011再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式48/124左移存放器波形图1111011Q0Q3Q2Q11110待存数据1011存入存放器从Q3取出0111149/1244位左移移位存放器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码。50/124存放器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出51/12452/12474LS194功效表并行输入控制端输出端左移串行输入右移串行输入74LS194型双向移位存放器53/12421.3计数器计数器是数字电路和计算机中广泛应用一个逻辑部件，可累计输入脉冲个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功效)异步计数器同时计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)54/12421.3.1二进制计数器按二进制规律累计脉冲个数,它也是组成其它进制计数器基础。要组成n位二进制计数器，需用n个含有计数功效触发器。1.异步二进制计数器异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其它各位触发器有时需由相邻低位触发器输出进位脉冲来触发，所以各位触发器状态变换时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。55/124三位二进制减法计数器状态表二进制计数器：按二进制规律计数56/1243位异步二进制加法计数器1010当J、K=1时，含有计数功效，每来一个脉冲触发器就翻转一次。CP计数脉冲在电路图中J、Ｋ悬空表示J、K=1。每来一个CP翻转一次当相邻低位触发器由1变0时翻转下降沿触发翻转57/124异步二进制加法计数器工作波形2分频4分频8分频Q0Q1Q2每个触发器翻转时间有先后，与计数脉冲不一样时。每经一个触发器，脉冲周期就增加一倍，频率减为二分之一。58/124？？各D触发器已接成T´触发器，即含有计数功效。用D触发器组成3位二进制异步加法计数器。2.若组成减法计数器,CP端又怎样连接？思索1.各触发器CP端应怎样连接？59/124八进制异步减法计数器电路(a)D

触发器组成；(b)JK触发器组成60/12474LS197集成4位异步二进制加法计数器芯片内有一个二进制计数器和一个八进制计数器。

CP下降沿()触发器翻转。有置0端和置数端，低电平有效。61/1242.同时二进制计数器异步二进制加法计数器线路连接简单。各触发器逐层翻转，因而工作速度较慢。同时计数器：计数脉冲同时接到各位触发器，各位触发器状态变换与计数脉冲同时。同时计数器因为各触发器同时翻转，所以工作速度快，但接线较复杂。同时计数器组成标准:依据翻转条件,确定触发器级间连接方式，找出J、K输入端连接方式。62/1242.同时二进制计数器63/1244位二进制加法计数器状态表64/124四位二进制同时计数器级间连接逻辑关系由J、K端逻辑表示式，可得出四位同时二进制计数器逻辑电路。（加法）（减法）65/124由主从型JK触发器组成同时4位二进制加法计数器计数脉冲同时加到各位触发器上，当每个计数脉冲到来后，触发器状态是否改变要看J、K状态。与关系66/12474LS161型4位同时二进制计数器(a)引脚排列图；(b)逻辑符号67/12468/124例:分析图示逻辑电路逻辑功效,说明其用处。

设初始状态为000。69/124解：1.写出各触发器J、K端和CP端逻辑表示式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

70/124解：当初始状态为000时，各触发器J、K端和CP端电平为

CP0=CP=0K0=1

J0=Q2=1K1=1

J1=1CP1=Q0=0J2=Q0Q1=0K2=1CP2=CP=0

71/124011111CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，经5个脉冲循环一次,为五进制加法计数器。2.列写状态转换表，分析其状态转换过程CP1=Q0因为计数脉冲没有同时加到各位触发器上，所认为异步计数器。72/124异步五进制计数器工作波形73/12421.3.2十进制计数器计数规律：“逢十进一”。它是用4位二进制数表示对应十进制数，所以又称为二–十进制计数器。4位二进制数能够表示十六种状态，为了表示十进制数十个状态，需要去掉六种状态，详细去掉哪六种状态，有不一样安排，这里仅介绍广泛使用8421编码十进制计数器。74/124十进制加法计数器状态表1.同时十进制计数器75/124十进制同时加法计数器76/124十进制同时计数器工作波形常使用74LS160型同时十进制加法计数器,其引脚排列及功效表与74LS161型计数器相同。77/1242.异步十进制计数器(1)74LS290型二-五-十进制计数器78/124逻辑功效及引脚排列110

10清零(1)R01、

R02：置0输入端。逻辑功效0000R0

高电平清零79/124逻辑功效及外引线排列

1

10置9(2)S91、

S02：置9输入端。逻辑功效110080/124逻辑功效及外引线排列(3)计数功效

0

011逻辑功效81/1240输出五进制

011输入计数脉冲二进制计数输入计数脉冲下降沿触发翻转82/124

0

011输出十进制8421码异步十进制计数器输入脉冲83/124计数74LS290型计数器功效表清零置984/124输入计数脉冲8421码异步十进制计数器十分频输出(进位输出)计数状态计数器输出(2)74LS290应用

引脚排列图85/124五进制输出计数脉冲输入异步五进制计数器工作波形86/12421.3.3任意进制计数器反馈置0法：当满足一定条件时，利用计数器复位端强迫计数器清零,重新开始新一轮计数。

利用反馈置0法可用已经有计数器得出小于原进制计数器。

如：用一片74LS290可组成十进制计数器，再将十进制计数器适当改接,利用其清零端进行反馈清零，则可得出十以内任意进制计数器。N进制计数器组成87/124例1：用一片74LS290组成十以内任意进制计数器。解：六进制计数器六种状态六个脉冲循环一次普通计数器有几个状态就称为几进制计数器。88/124六进制计数器当状态0110(6)出现时，将Q2=1，Q1=1送到清零端R0(即R0=Q2Q1),使计数器马上清零。状态0110仅瞬间存在。74LS290为异步清零计数器反馈置0实现方法:89/124六进制计数器七进制计数器

当出现0110(6)时，应马上使计数器清零，重新开始新一轮计数。R0=Q2Q1。当出现

0111(7)时，计数器马上清零，重新开始新一轮计数。R0=Q2Q1Q0。90/124例2：用二片74LS290组成100以内计数器。解：(1)二十四进制计数器0010(2)0100(4)R0=2Q1·1Q291/124解:(2)六十进制计数器个位为十进制，十位为六进制。个位最高位Q3接十位CP0

，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q3由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。92/124(3)二−五−十进制计数器RD高电平清零五进制五进制每个芯片内有两个十进制计数器。每个十进制计数器包含一个二进制和一个五进制计数器。二进制计数器和五进制计数器经适当连接可组成十进制计数器。下降沿翻转二进制93/124例3：用一片74LS390组成四十六进制计数器。十位0100(4)个位0110(6)94/124D(DOWN)—减法脉冲输入端U(UP)—加法脉冲输入端L(LOAD)—置数端CO

—进位端BO

—借位端C(CLR)—清零端74LS192引脚排列图十进制同时加/减计数器95/12474LS192功效表十进制同时加/减计数器96/12421.3.4环形计数器工作原理：先将计数器置为Q3Q2Q1Q0=1000

而后每来一个CP，其各触发器状态依次右移一位。即100001000010000197/124环行计数器工作波形环形计数器可作为次序脉冲发生器。98/12421.3.5环形分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1J0K0J1K1J2K299/124环行分配器工作波形可产生相移为

次序脉冲。100/12421.5由555定时器定时器组成单稳

态触发器和无稳态触发器

555定时器是一个将模拟电路和数字电路集成于一体电子器件。用它能够组成单稳态触发器、多谐振荡器和施密特触发器等各种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.5.1555定时器(1)分压器：由三个等值电阻组成。(2)比较器：由电压比较器C1和C2组成。(3)RS触发器。(4)放电管T。101/12448++C1++C2S5kTRD2567315k5kSDQQRVAVB输出端电压控制端高电平触发端低电平触发端放电端UCC分压器比较器RS触发器放电管地(复位端)R'D102/124555定时器功效表103/124

单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。

暂稳定状态长短，取决于电路参数，与触发脉冲无关。21.5.2由555定时器组成单稳态触发器单稳态触发器普通用做定时、整形及延时。104/124接通电源>2/3UCC01101Q=0导通1稳定状态21.5.2由555定时器组成单稳态触发器105/12421.5.2.由555定时器组成单稳态触发器Q=01101Q=1截止0001<1/3UCC暂稳状态106/1241010Q=1010110稳定状态Q=021.5.2.由555定时器组成单稳态触发器>2/3UCC107/124单稳态触发器

(a)电路；(b)输入输出波形tp=RCln3=1.1RC暂稳态长短取决于RC时间常数。108/124应用1：单稳态触发器组成定时检测。109/124应用2：单稳态触发器组成短时用照明灯。若S未按下,则uI

=1。若S按下,则uI

=0。110/124灯亮时间为tp=1.1RC111/124应用3：抗干扰定时电路。在工业控制中，周围环境往往存在大量干扰信号，如高频火花、电磁波等，必须要提升控制所用定时电路抗干扰能力。112/12421.5.3

由555定时器组成多谐振荡器

多谐振荡器是一个无稳态触发器,接通电源后，不需外加触发信号，就能产生矩形波输出。因为矩形波中含有丰富谐波，故称为多谐振荡器。多谐振荡器是一个惯用脉冲波形发生器，触发器和时序电路中时钟脉冲普通由多谐振荡器产生。113/124uCR1R2.+–接通电源通电前uC=0011100>2/3UCCRD=1SD=0C充电C放电1<1/3UCC21.5.3

由555定时器组成多谐振荡器114/124tp1tp22/3UCC1/3UCCQ=1Q=0Q=0Q=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源T截止C