毕业论文：基于dsp语音信号编解码器设计（终稿）

IDSP芯片，也称数字信号处理器，是一种针对数字信号处理而特别设计的微处理器。随着超大规模集成电路技术上取得的突破进展，集成化的DPS数字信号处理器具有体积小、功耗低和运算速度快等诸多优点，因此非常适用于语音信号的压缩处理。目前的DPS芯片以其强大的数据处理功能而在通信和其他信号处理领域得到广泛注意，并已成为开发应用的热点技术。近年来，随着多媒体信息技术和网络技术的高速发展，数字语音压缩技术的应用领域越来越广泛，目的是在保证语音一定质量的前提下尽可能降低其编码比特率，便于在有限的传输带宽内让出更多的信道来传送图像、文档、计算机文件和其他数据流。为此，国际电信联盟(ITU)推出了G711标准，即PCM编码调制。具有语音质量高、低延时和稳定性好的优点，可用于数字语音通信领域，具有很高的研究价值。本文首先简要的介绍了语音压缩编码算法的发展进程，以及发展趋势。在着重分析和研究了G711标准的算法原理的基础上，详细说明了基于高性能DSP(TMS320F2812)的语音压缩编解码系统的实现方法，并针对算法的实时实现出现的运算量大的问题。全文分为四章，第一章概述语音压缩编解码的发展进程、趋势以及课题的主要研究内容及意义。第二章分析了语音信号编、解码原理与G711标准的算法原理和论述了TMS320F2812软、硬件的开发和设计。第三章主要对结果进行讨论与验证。第四章详细的对全文进行了总结。attentionsintheinformationnrocessingareas.WiththerapiddevelopmentofMultimediacommunicationtechnologyandyears.DigitalspeechCodingcanreducerateofbits,forthepurposeofprovidedareaofdigitalspeechcommunicationandbeworthresearchinghighly.hasbeenintroduced.OnthebasisofanalysisandresearchtotheoryofG.711criterionarithmetic,realizationofthealgorithmofspeecreal-time,severalmethodsofoptimizedcodeswasputforward.LoadedoptimtheoriesofG.711criterionspeechcoding,systembaexperimentareanalyzed;inthelastKeywords:SpeechCompressCoding,G.711criterion,TH第一章1语音信号处理的研究工作最早可以追溯到1876年贝尔发明的电话，该发明首次用声电、电声转换技术实现了远距离的语音传输。1939年Dudley研制成功具有划时代的意义。本世纪30年代以前，语音信号的处理及传输均是以模拟的方式进行。1937年A.H.Reeves提出了脉冲编码调制PCM(PulseCodeModulation)理论开创了语音数字化通信的历程。数字化语音的传输与存储可靠性、抗干扰、速交换、易保密等各方面都远胜于模拟语音。从最初的64kbps的标准PCM波形相结合的混合编码。此外还有此基础上发展而来的增强多带激励声码器MBE(IMBE)算法。波形编码是将时间域信号直接变换为数字代码，力图使重建些新技术，例如后滤波器、改进激励程序等，使得语音质量有比较大的提高。达到合成语音的质量(即自然度、讲话者的可识别性都较差的语音),即使码率提高到与波形编码相当时，语音质量也不如波形编码。应用广泛的线性预测LPC(LinearPredictiveCoding)声码器是典型的语音参数编码器。最新的参数编码2限，临界信息速率应该是人理解信号所需要的最小速率，但这是一个还需要继续深入研究的问题。因为有关语音信号的某些信息，人能够感觉到有变化，而编码器却找不到对应的特征参量。反之，有时语音的波形和特征参量变化很大，而人同样可以理解。要达到理论上50bit/s确语音信息率最低限这个目标，对人脑感知信号的过程，必须有更深入的研究。在中国，语音和语言处理技术的研发略晚于国外。中国科学院声学研究所的俞铁城教授应该说是中国最早涉足这一领域的人之一，他于1977年在《物理学报》发表了全国第一篇关于语音识别的论文。清华大学语音技术中心紧随其后，语音界老前辈方棣棠教授、吴文虎教授于1979年创立语音技术中心(原名语音实验室),现已有27年的历史。随后，全国各地从事这方面研究的机构越来越多，比较著名的有清华大学电子工程系、中国科学院自动化研究所、中国科技大学、中国社会科学院语言研究所(在语音学研究方面，吴宗济先生的起步更早)、北京大学、哈尔滨工业大学等等。在这些顶尖的学术机构的带动下，中国的语音和语言处理技术得到很大发展，并逐步在国际上引起注意。1.2语音编码技术语音编码的主要功能就是把语音的采样值编码成少量的比特(帧)。而且，在通信过程产生误码、网络抖动和突发传输时，这种方法必须具有健壮性 (Robustness)。在接收端，语音帧先被解码为采样值，然后再转换成语音波形。语音编码的目的，是在给定的编码速率下，使得从解码恢复出的重构语音的质量尽可能高。语音编码主要可分为两种：波形编码和参数编码。波形编码就是根据语音的信号波形导出相应的数字编码形式，令在接收端的解码器能恢复出与输信号波形相一致的原始语音。波形编码的基本思路是忠实地再现语音的时域波形。为了降低比特率，波形编码会充分利用相邻抽样点之间的相关性，对差分信号进行编码。波形编码的方法简单，有较好的合成语音质量。但它的码率高，当码低于32kbps的时候音质明显降低。著名的波形编码标准有G711(64kbpsPCM编码调制)和G726(16/24/32kbpsADPCM自适应差分脉冲编码调制)。参数编码的原理和设计思想和波形编码完全不同。它根据对人的发声机理的第一章绪论分析，着眼于构造语音生成模型，该模型以一定的精度模拟发声者的声道，接收端根据该模型还原生成发声者的语音。编码器发送的主要信息是语音生成模型的参数，相当于语音的主要特征，而并非语音的波形幅值。参数编码器可以有效地降低编码比特率，目前小于16kbps的低比特率语音编码都采用参数编码。第一章31.3本论文的主要内容信和军用保密通信的需求不断增加，各种与语音应用服务相关的新业务不断涌速率，就成为了亟待解决的问题。研究人员对国际电信联盟ITU公布的一系列对G711标准中算法的研究一直在进行，并且取得了很大的成绩，程序得到了很独立在DSP平台上的实现则相对很少。本文主要讨论G711标准的编码以及其在基于TMS320F2812实时实现的设后着重分析和研究了G711标准的算法原理与结构，详细说明了基于高性能TMS320F2812的语音压缩编解码的实现方法，并针对算法的实时实现出现的运要研究内容及意义。第二章分析了语音信号编、解码原理与G711和论述了TMS320F2812软、硬件的开发和相关技术。第三章主要介绍对系统进行硬件设第二章42.1.1语音的数字化过程数字信号的过程.其主要操作是将模拟音频信号每隔一定时间间隔截取一段，并将所截取的信号振幅转换成由一组二进制序列表示的离散序列，即数字音频序列。在这一处理过程中，涉及到对模拟音频信号的采样、量化和编码。(1)取样过程：模拟音频信号是一个在时间上和幅值上都连续的函数f(f)。间隔进行的。由于人耳能听到的声音的频率范围大致在20Hz-20kHz,因此声音表2-1常用的音频取样频率取样频率8量化精度88从2-1表中可以看出，取样频率越高，数字化后的音频质量越高，存储量也越大，所以使用哪种取样频率要兼顾语音质量和信道容量。(2)量化过程：是将取样值在幅度上再进行离散化处理的过程。所有的取示，这种编码方法就是脉冲编码调制PCM(PulseCodeModulation)。PCM是一种最简单、最方便的编码方法。经过编码后的数字信号就是数字音频信号。由于PCM是一种未经过压缩的数字音频信号，因此常常将它作为与其他编码进行比 5精度，如4位能表示取样值的16个等级，8位能反映256个等级，其精度为音G711是一种工作在8KHz采样率模式下的脉冲编码调制方案，采样值是八的2倍，G711可以编码的频率范围是从0到4KHz。G711可以有两种编码方案：A律和u律。G711采用8KHz、8位编码值，占用带宽为64kbps。PCM编码需要经过连续的三步：抽样、量化和编码。抽样取决于信号的振幅随时间的变化频率，由于电弧网络的带宽是4KHz的，为了精确地表现语音信号，必须至少采用8KHz的抽样率来取样。量化的任务是由模拟转换成数字的过应利于快速计算，无论是编码还是解码。其中，压扩运A律和u律。u律师美国和日本的公认标准，而A律是欧洲采用的标准。我国采这种方法程序量小，运算速度快，但占用较多的内存以存储查找表。A律压扩标准：A律编码的数据对象是12位精度的，它保证了压缩后的数据有5位的精度并存储到一个字节中，其方程如下：F(x)=sgn(x)A|x|/(1+InA)0<|x|<1/A=sgn(x)(1+1nA|x|)/(1+InA)其中，A为压缩参数取值87.6,x为规格化的12位(二进制)整数。下面 6Normalized图2-1方程曲线示意图9876543210654321000000abcdX000abCd000001abcdX001abcd00001abcdXX010abcd0001abcdxxx011abcd0001abCdXXXx100abcd001abcdxXXXX101abcd01abcdXXXXXX110abCd1abdxXXXXXX11IabcdA律解码方程为： 765432109876543210000abCd0000000abCd1001abcd0000001abCd1010abcd000001abCd10011abcd00001abCd100100abcd0001abcd100010labCd00abcd11000110abCd00abCd110000111abCd1abCd0000002.2.1TMS320F2812的结构及原理TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，别是：F2812内含128K*16位的片内Flash存储器。有外部存储器接口，而F2810仅有64K*16位的片内Flash存储器，且无外部存储器接口。TMS320F2812的主要特点：(1)采用高性能静态CMOS制造工艺：主频达150MHZ(时钟周期6.67ns),低功耗(150MHz核电压1.9V,135MHz以下核电压1.8V,I/O口电压3.3V),Flash编程电压为3.3V(2)支持JTAG边沿扫描(3)高性能32位CPU:16×16和32×32乘积累加操作，16×16双乘积累加器，程序和数据空间分开寻址(哈佛总线结构),快速中断响应和处理，统一寄存器编程模式，可达4M的线性程序地址，可达4M的线性数据地址，高效的代码转换能力(支持C/C++和汇编语言)(4)片上存储器：有多达128K×16的FLASH存储器或有多达128K×16的 (5)外部存储器接口：有多达1MB的寻址空间，三个独立的片选端(6)时钟与系统控制：支持动态的改变锁相环(PLL)的频率，片上振荡器(7)三个外部中断(8)外部中断扩展(PIE)模块，支持45个外部中断(9)三个32位的CPU定时器(10)串口外围设备：串行外部设备接口(SPI),两个串行通信接口(SCIs)(11)12位的ADC,16通道：2个8通道的输入多路选择器，两个采样保持器，单/连续通道转换，快速转换率80ns/12.5MSPS(兆采样每秒),可用两个事件管理器顺序触发8对模数转换(12)多达56个独立的可编程、多用途通用输入/输出(GPIO)引脚Mii即弹中程树长雄落屏霉胞闷落作作图2-2C28x功能框图TMS320F2812的存储系统原理可潮单4单-IF北9数据空间程序空间数据空间程序空间PeripheralFrame0XINTFZone08K×16.ZXiNTFZone1(8K×16,XZCK0A片内存储器外扩存储器C28x系列DSP的片内存储器包括SARAM、Flash、OTP、BootROM、CSM和中断向量存储器，每种存储器根据其各自的特点分别适合存储不同的内容，这里只介绍程序中使用的SARAM、中断向量和外设帧PF部分：每块的大小为1K×16位，其中M0映射至地址映射至地址000400H~0007FFH;M0和M1不受CSM映射至地址009000h~009FFFh;L0和L1受到代码安全第二章(3)H0:大小为8K×16位，映射至地址3F8000H~3F9FFFH,H0不受CSM量使能时的条件及各自的映射空间。通过第五章的学习可以知道，当ST1的位VMAP=0时，CPU的中断向量映射至程序存储器0x000000~3.外设帧PF:片内数据空间映射了3个外设帧PFO、PF1及PF2,专门作为外设寄存器的映射空间，即除了CPU寄存器之外的所有寄相应的映射到PF0、PF1或PF2空间。PFO空间大小为2K×16位，地址范围为0x000800h~0x000FFF,直接映射至CPU的存储器总线，可提供16/32位的访问操作；PF1空间大小为4K×16位，地址范围为0x006000~0x006FFF,直接映射至32射至16位外设总线。PF0、PF1及PF2各寄存器的映射分布情况分别见表2-4、表表2-4PFO各寄存器的映射分布情况名称地址范围大小(×16)访问类型器件仿真寄存器保留EALLOW保护、CSM保护代码安全模块保留非EALLOW保护保留CPU定时器寄存器非EALLOW保护保留PIE寄存器非EALLOW保护PIE向量表保留表2-5PF1各寄存器的映射分布情况名称地址范围大小(×16)访问类型eCAN寄存器部分eCAN控制寄存器为EALLOW保护eCAN邮箱寄存器非EALLOW保护保留表2-6PF2各寄存器的映射分布情况名称地址范围大小(×16)访问类型保留系统控制寄存器保留SPI-A寄存器SCI-A寄存器非EALLOW保护保留外部中断寄存器非EALLOW保护保留GPIO多路选择寄存器GPIO数据寄存器非EALLOW保护ADC寄存器保留EV-A寄存器非EALLOW保护保留EV-B寄存器非EALLOW保护保留SCI-B寄存器非EALLOW保护保留非EALLOW保护保留2.2.3TMS320F2812的中断系统原理中断是由软件或硬件驱动的信号，该信号可以使C28x暂停目前执行的主程序，转而去执行一个中断服务子程序。中断申请通常由外围设备和硬件产生，以向C28x传送数据或从C28x接收数据，如A/D和D/A转换器或其它处理器。中断也可用作标识特殊事件已经发生的信号，如一个定时器已停止计数。F2812的中断可由硬件(中断引脚、外部设备、片内外设)或软件(INTR、IFR指令或TRAP指令)触发。由于F2812的中断源多、中断机制复杂，在实际的应用 41个中断看门狗NMI|图2-4列出了C28x的中断源和复用情况，其中RESET和NMI是非屏蔽中为外部中断；定时器1和定时器2预留给操作系统使用，其中断分配给INT13和INT14;也可以选择NMI中断同定时器1复用INT13,其余12个可屏蔽中断直接连接在外设中断扩展模块PIE上，以供外部中断和DSP的外设使用。C28x系列DSP集成了丰富的片上外设，每个外设都会产生一个或多个外设级中断，为了支持这些中断，CPU除了支持16个CPU级的中断外，还使用中外设中断扩展模块PIE(Theperipheralinterruptexpansionblock)使得多个中断源复用几个中断输入信号。PIE模块共支持96个不同的中断，这些中断分成12个组，每组又有8个中断，每个组的中断都对应CPU内核的12条中断线 (INT1~INT12)的一条上。96个中断中的每个中断都有自己的中断向量并存放在RAM中，构成了整个系统的中断向量表，可以根据需要对中断向量表进行调整。图2-5外设中断扩展模块PIE表2-7PIE中断和CPU中断的对应关系7T0NT保留B保留TTT保留3保留TTT保留6保留保留保留保留TT保留保留保留保留保留保留保留保留保留保留保留保留保留保留保留保留保留保留TTB0保留保留保留保留保留保留保留保留1保留保留保留保留保留保留保留保留12保留保留保留保留保留保留保留保留2.2.4MCBSP接口介绍MCBSP是建立在TMS320C2X,C20X,C5X以及C54X设备上的标准串行(1)全双工通信方式。(2)双倍缓冲的传送和三倍缓冲的接收，并适用于连续的数据流。(3)对接收和传送采用独立的时钟和帧。(4)128个通道用于传送和接收。(5)多通道选择模块允许和中止每一个通道的传输。(6)用两个16级、32位的FIFO代替DMA(直接存储器存取)。(7)支持A-BIS模式。(8)接口可直接连接于工业标准的多媒体数字信号编解码器、模拟接口芯(9)可产生外部时钟信号和帧的同步信号。(10)采样率产生器可对内部采样和帧的同步信号控制进行编程。(11)内部时钟和帧的产生可编程。(12)帧同步和数字钟的极性可编程。第二章位位外邮总惊(13)支持SPI设备。(14)支持部分TI/EI。(15)多种数据位的大小可选择：8、12、16、20、24和32位。(16)选择首先发送/接收高八位或者低八位。城一XX5Rm时钟发生器1#T高圳行T的同步事件图2-6MCBSP内部功能框图C28X的MCBSP模块从属于TI系列的MCBSP。虽然它支持绝大部分MCBSP的应用，但也有一些实现上的限制：不支持CLKS;CLKR/CLKX引脚表2-8MCBSP信号总结信号名称类型复位状态说明外部信号外部信号名称输出发送时钟输出接收时钟据I输出接收串行数 据O/Z高阻发送串行数步I/O/Z输出接收帧同步输出发送帧同CPU中断信号CPU或FIFO接收中断CPU或FIFO发送中断FIFO事件FIFO接收同步事件FIFO发送同步事件MCBSP包括数据流路径和控制数据，它们通过7条线连接到外部设备。MCBSP与其接口设备进行数据通信时，通过传输引脚(DX)来发送，通过接收(发送时钟)、CLKR(接收时钟)、FSX(发送时钟)、FSR(接收帧同步)。2.3语音编解码芯片TLV320AIC23TLV320AIC23是TI公司推出的一款高性能立体声音频编解码器，内置耳机输出放大器，支持mic和linein二选一的输入方式。输入和输出都具有可编程的增益调节功能。TLV320AIC23的模/数转换器(ADC)和数，模转换器(DAC)集成在芯片内部.采用先进的E-△过采样技术.可以在8kHz至96kHz的采样率下提供16bit、20bit、24bit和32bit的采样数据。ADC和DAC的输出信噪比分别可达90dB和100dB。同时。TLV320AIC23还具有很低的功耗(回放模式为23mW。节电模式为15μw)。上述优点使得TLV320AIC23成为一款非常理想的音频编解码器，与TI的DSP系列相配合更是相得益彰。(1)TLV320AIC23详细指标：高品质的立体声多媒体数字语音编解码器，在ADC采用48KHZ采样率时噪音90DB,在DAC采用48KHZ采样率时噪音100DB,1.42V-3.6V核心数字电压：兼容TIF28XDSP内核电压，2.7V-3.2V缓冲器和模拟：兼容TI28XDSP内核电压，支持8KHZ-96KHZ的采样频率，软件控制通过TIMCBSP接口，音频数据输入输出通过TIMCBSP接口。(2)TLV320AIC23的管脚介绍：芯片TLV320AIC23一共有28个管脚。表2-9管脚的名称与功能在下表：引脚功能模拟地模拟电源供应输入。电压水平是额定3.3VI2S串行位时钟。在音频主模式，AIC23产生信号并将其发送给DSP芯片。在音频从模式，该信号有DS时钟输出。这是XTI输入的缓冲版，可使用为XTI频率的1倍或1/2倍，在采速率控制寄存器的第7位控制7位对于sigma-delta立体声DAC,I^2C格式的串行数据输入数字地从sigma-delta立体声DAC,I^2C格式的串行数据输出数字电源输入。电压范围从1.4～3.6V模拟扬声器放大器接地模拟扬声器放大器电源。电源输入范围正常是3.3V左部立体声混频放扬声器输出，额定0DB输入水平是1V(方均根值),在1DB阶段提供-73～6DB的增益左立体声线输入频道。额定0dB输入水平是1V,在1.5DB阶段提供从-34.5~12DB的增益左立体声混音频道线输出，额定输出水平是1VI2SDAC字时钟信号。在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DSP芯片产生I2SADC字时钟信号在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DS对驻极体传声器偏差调整缓冲的低噪声电压。电压水平是额定AVDD的3/4 部阻抗，默认的增益是5串行接口模式。0为I^2C模式1为SPI模式空脚右立体声线输入频道。额定0dB输入水平是1V,在1.5DB阶段提供从-34.5~12DB的增益控制口串行数据时钟对于SPI和两线控制模式，这是串行时钟输入控制口串行数据输入。对SPI和两线控制模式，这是串行数据输入，也用作复位后的控制协议选择解耦电压输入。为进行噪声滤波，10uF、0.1UF的电容应并行连接到这一引脚晶振或者外部时钟的输入。用作AIC23内部时钟的导出芯片TLV320AIC23有一个大多数音频解码器所不具有的模拟旁路设置，它能够将模拟信号直接送出去回放，而不经过A/D转换，这对于系统调试非常有用。实际最终的音频输出时模拟音频、经D/A转换的音频和传声器输入3个的叠加，当然也可以通过软件编程实现对音频输出的控制。为了使音频解码器能够正常工作并产生预期的音频效果，必须对相应的寄存器配置。AIC23提供了11个映像寄存器，见下表：表2-10AIC23配置寄存器地址寄存器地址寄存器左通道音频输入音量控制寄存器电源节省控制寄存器右通道音频输入音量控制寄存器数字音频格式寄存器左通道扬声器音量控制寄存器采样速率控制寄存器右通道扬声器音量控制寄存器数字接口激活寄存器模拟音频通道控制寄存器复位寄存器数字音频通道控制寄存器正是通过表2-10中的11个寄存器芯片TLV320AIC23可以方便的设置具体的音频工作模式和放大倍数等参数，从而更好的为用户所使用。该芯片的典型应用是应用在音频模块中。它是使用DSP芯片的MCBSPOFSX1作片选连接AIC23的CS,而CLKX1作为时钟信号连接SCLK。过音频解码器AIC23的处理以数字信号的形式输出，并由MCBSP1传送至DSP(1)完成音频信号的初步处理，并与DSP芯片进行数据通信。(2)完成线输入、传声器输入。2.42.4DSP程序设计基础2.4.1集成开发环境CCS介绍发，后来TI收购GODSP,并将CCS扩展到其它系列。所有的TIDSP都可以rMabPmn/t图2-7CCS窗口TI的DSP开发环境和工具主要包括以下3个方面：(1)代码生成工具(编译器、链接器、优化C编译器、转换工具等)(2)系统集成及调试环境与工具(3)实时操作系统2.4.2基于C语言的DSP程序的基本构成一个最小的C应用程序项目至少包含如下几个文件：(1)有且必须有一个包含main()函数的C语言源文件(.c)作为C程序的入口点。系统库初始化完毕后，就把控制权交给main()函数。(2)链接命令文件：该文件包含了DSP和目标板的存储器空间的定义以及(3)C运行库文件rts2xx.lib:C运行库提供了编译器提供的所有功能，包括初始化C语言环境、设置堆栈及提供标准C的库函数如printf等。(4)中断向量表文件vectors.asm,这个文件的代码作为中断服务表，必须由链接迷命令文件分配到0地址，或由ISTP指向的地址。DSP复位后，首先从0当使用标准C语言编程时，其源程序后缀名为.C。CCS在编译标准C语言程序时，首先将其编译成相应汇编语言程序，再进一步编译成目标DSP的可执行代码。最后生成的是COFF格式可下载到DSP中运行的文件，其文件后缀编译连接时编译系统还负责构建C运行环境。所以用户工程注明使用C的支持TMS320C28x系列DSP的主要应用在嵌入式控制系统中，为方便用户开发并提高C代码的执行效率，TI公司提供了硬件抽象层的方法来访问外设寄存器，即采用寄存器文件结构和位区定义的形式，以方便访问寄存器及寄存器中的位。体在一个文件中定义，这些寄存器在C/C++中采用一定的结构分组，这就是寄存采用寄存器文件的方法定义寄存器时，低地址的寄存器在结构体的开始位定义，Uint16表示16位，Uint32表示32位。此需根据不同的系统配置将其分配到相应的地址空间。可使用#pragmaDATA_SECTION伪指令为寄存器文件变量创建一个自定义段，再将该段通过链对其余CPU定时器及其它外设模块的寄存器文件结构进行空间分配时，使特定位，为寄存器增加位区定义则可方便实现对寄存器位的直接操作。在C结(1)位区成员在存储空间中从右向左排列，即寄存器的低有效位或第0位存放在位区的第一个位置。(2)编译器限制定义的位区长度最大不超过一个整数大小，位区最长不超过16位。(3)若需要定义的位区大于16位，则在另一个存储空间存放其余的位。形式来定义。并不是所有的寄存器都需要有位区定义，如定时器计数器TIMERTIM及定时器周期寄存器TIMERPRD等，由第三章第三章系统硬件设计3模拟输出如图所示，语音信号即图中所示的模拟信号，经过运算放大器将输入功率放大，输入到TLV320AIC23芯片当中，AIC23是一个高性能的多媒体数字语音编解码器，它的内部ADC和DAC转换模块带有完整的数字滤波器，内部集成有增益可调的音频输入/输出放大器，无需外部再加功放。输入的模拟信号经过AIC23的音频输入输出放大器再经过AD转换功能变成数字信号，完成信息的采集。从AIC23输出地数据信号通过DSP的McBSP接口再输入到DSP芯片F2812中进行信号处理，F2812对输入的信号进行编码使信号成为可以在信道中传输的码并将这些码元存储起来。然后根据需要将存储起来的码元从存储器中调出来有F2812进行解码处理，经过F2812的DS引脚传送给语音编解码器AIC23,然后由AIC23进行数模转换，输出就听到了声音。信号的输入/输出模块由TLV320AIC23组成。AIC23是通过2812的mcbsp接口来控制和传输音频数据的。语音信号的输入：AIC23通过其中的AD转换采集输入的语音信号，每采集完一个信号后，将数据发送到DSP的McBSP接口上，DSP可以读取到语音数据，每个数据为16位无符号整数，左右通道各有一个数值。AIC23,AIC23的DA器件将他们变成模拟信号输出。第三章如上图所示，MCBSP包括数据流路径和控制数据，它们通过8条线连接到外部设备。MCBSP与其接口设备进行数据通信时，通过传输引脚(DX)来发送，通过接收引脚(DR)来接收。时钟形式和帧同步的控制信息通过以下引脚来传AIC23是可编程芯片，内部有11个16位寄存器，编程设置这些寄存器可得到所需的采样频率、输入输出增益和传输数据格式等。该控制接口VI有SPI和址为0011010,CS=1时地址为0011011。其中SDIN与SDA为数据线，SCLKIC23工作在主模式，时钟信号、DAC和ADC的帧同步信号FSXO和FSRO都由在DSP系统中，时钟电路是处理数字信息的基础，同时它也是产生电磁辐射的主要来源，其性能好坏直接影响到系统是否正常运行，所以时钟电路在数字系统设计中占有至关重要的地位。TIDSP系统中的时钟电路主要有三种：晶体电路、晶振电路、可编程时钟芯第三章1、系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片，这样有3、多个同频时钟信号时，可选择有源的晶振作为时钟电路；4、尽量使用DSP片内的PLL,降低片外时钟频率，提高系统的稳定性；无振荡电路，不能用晶体时钟电路；6、VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,综合各方面本课题采用如下时钟电路DSP(内部含有但驱动能力差，不可提供多个器件使用，频率范围小(20kHz～60MHz),使用时还须注意配置正确的负载电容，使输出时钟频率精确、稳定。TIDSP芯片除C6000、C5510等外，大都内部含有振荡电路，可使用晶体电路产生所需的时钟信号。也可不使用片内振荡电路，直接由外部提供时钟信号。供电电源的设计是DSP应用系统的设计的一个重要组成部分供电电源的设计是DSP应用系统设计的一个重要组成部分。由于本电路设计中DSP芯片所需要的外加电压为5V因此必须将220V的交流电压变换成5V的直流电压。第三章采用7805三端稳压器件，输入交流220V电压经变压器T1降压、通过VD1~VD4桥式整流和平滑电容C1滤波后得到脉动较大的直流电压，再加到7805的输入端，输出+5V电压。C1采用1000u的平滑电容，C2为防止发生振荡和抑制高频干扰，采用0.1u的陶瓷电容，C3为稳定输出电容，对于降低输出纹波、输出噪声及负载电流变化的影响有良好的效果，R2,C4进一步对输出电压进行滤DSP系统一般需要为以下3大类器件和电路供电：(1)DSP芯片。DSP芯片上有4类典型的电源引脚：③Flash编程电源引脚(仅C2000系列DSP有);④模拟电路电源引脚(仅C2000系列DSP有)。的是1.8V,C64x有1.4V、1.2V等。这是因为DSP一般要承担大量的实时数据计算，降低DSP内部CPU供电的核心电压可以有效降低系统的功耗。(2)外部数字电路。如电平转换器件等。(3)外部模拟电路。如A/D、D/A和运放等。使用时，应该根据引脚对电源的要求将DSP系统的所有电源引脚连接到各自的供电电源上。又因为本DSP系统需要的电源由5V转换成3.3V和1.8V。因此还需设计电D点V亡cG NDUCTOR_LI210图3-5电路转换电路 第四章系统软件设计一个典型应用系统的设计包括硬件设计和软件设计，硬件电路的设计包含着软件的设计思路，软件的设计又能更好的发挥硬件的功能。软件对整个系统来说是至关重要的，是整个系统的灵魂，整个系统的执行操作都是在软件的协调指挥用于计算机程序设计的语言分为机器语言、汇编语言和高级语言。本测控系统软件的编写主要采用C语言编写，C语言具有良好的模块化通用性。4.1软件总体设计在本设计中初始化程序主要包括：DSP芯片的初始化和语音编解码芯片初始化包括在该课题中所用到的内部结构和外部链接器件的初始化。(1)先初始化系统中控制部分：锁相环(PLL模块主要用来控制DSP内核的工作频率，外部提供一个参考时钟输入，经过锁相环倍频或分频后提供给DSP内核。C281XDSP能够实现0.5~10倍的倍频)、看门狗(WATCHDOG主要用来见车软件和硬件的运行状态。当内部计数器溢出时将产生一个复位信号，为了不必要的复位，要求用户软件周期的对看门狗定时器进行复位)和以及周边的时钟。(2)初始化语音编解码芯片TLV320AIC23。(3)清除所有的中断，初始化PIE向量表(C281X处理器内部集成了多种外设，每个外设都会产生一个或多个外设级中断。由于CPU没有能力处理所有的CPU级的中断，因此C281X的CPU除了支持16个CPU级中断外还有一个中断扩展控制器来仲裁外设中断。中断仲裁机制根据PIE向量表存放的每个中断服务程序的地址确定中断服务程序的位置。所有的中断都是通过PIE中断扩展单元连接到各自相关的中断线上的):禁用CPU中断。(4)初始化PIE控制寄存器到它们的默认状态(所有的PIE中断被禁止，中断指令被清除)。(5)禁用CPU中断和清除所有所有CPU中断指令。 (6)初始化PIE向量表指针指向的中断服务程序(ISR)。个多通道缓冲串行口 (MCBSP),在本设计中该串行口与语音编解码芯片AIC23相连。MCBSP通过一系列得存储器映射控制寄存器来进行配置和操作。为了使MCBSP接口工作在所希望得模式下，必须在初始化时对相关寄存器进行正确得配置(在程序中子让会用到一些寄存器，MCBSP寄存器有24个控制寄存器)。(1)使寄存器SPCR1和SPCR2中的XRST=RRST=FRST=0.如果在此之前是DSP复位，则不需要这一步。(2)当串口处于复位状态时，根据需要只修改MCBSP配置寄存器(不能是配置寄存器)。(3)等待两个时钟周期，保证内部完全同步。(4)根据需要设置数据采集寄存器(比如DXR1,2写数)(5)令XRST=RRST=1来使能串口。(注意：设置这两位时不能修改其所属的寄存器的其他状态)(6)如果需要内部产生帧同步信号，将FRST置位。(7)接收器和发送器有效前需要等待两个时钟周期。(8)根据需要设置数据采集寄存器(比如DXR1,2写数)(9)令XRST=RRST=1来使能串口。(注意：设置这两所属的寄存器的其他状态)(10)如果需要内部产生帧同步信号，将FRST置位。(11)接收器和发送器有效前需要等待两个时钟周期。本课题除了用相关的时钟控制程序，初始化语音编解码芯片TLV320AIC23及对其控制的相关程序，还有对多通道缓冲串行口(MCBSP)的相关初始化及主程序流程图对语音信号进行采集的时候要先对CPU的频率和AIC23进行初始化，等待McBSP产生中断如果产生中断则等待McBSP通道0结束传送后读取语音数据并将信号存起来再一次等待中断。若McBSP中断未产生则继续等主程序流程图如图4-1:中断开始否PCM编码?是图4-14.2语音信号的输入/输出实现开始开始否是中断开始图4-2输入输出流程图 TLV320AIC23对语音信号采集是通过其中的AD转换采集输入的语音信号，语音数据，每个数据为16位无符号整数，左右通道各有一个数值。由上图可知对语音信号进行采集的时候要先对CPU的频率和AIC23进行初始化，等待McBSP产生中断如果产生中断则等待McBSP通道0结束传送后读取语音数据并将信号存起来再一次等待中断。若McBSP中断未产生则继续等待4.3语音信号编码解码读取语音数据否PCM编码?是保存于缓冲区调用解码函数生成声音数据声音数据输出到MCBSP图4-3语音信号编解码流程图对语音信号进行编解码的时候同样要先对CPU的频率和AIC23进行初始化，等待McBSP产生中断，如果中断未产生则继续等待中断；如果产生中断则等待McBSP通道0结束传送后读取语音数据并将信号进行PCM编码，如果进行编码则调用编码函数进行A律压缩，然后将压缩后的码元存放在缓冲区内然 后再调用解码函数对码元进行解码得到声音数据，并进一步将声音数据传输到dsp芯片的mcbsp接口然后再返回进一步等待中断的产生。后未进行PCM编码则声音信号要通过DSP芯片的McBSP接口传出进一步等待4.4G.711编解码算法实现在本课题中通过软件编程来完成线性码转换成A律。在13折线法中，无论输入信号是正是负，均按8段折线(8个段落)进行编码。若用8位折叠二进制 (第二位至第八位)则表示抽样量化值