电子技术基础数字部分第五版康光华主编第6章习题答案

1、第六章作业答案6.1.2已知状态表如表题6.1.2所示，输入为X1X0，试作出相应的状态图。现态Sn次态/输出(Sn+1 /Z)X1X0=00X1X0=01X1X0=10X1X0=11S0S0/0S1/0S3/0S2/1S1S1/0S2/1S3/1S0/0S2S2/0S1/0S3/0S3/0S3S3/0S2/1S2/0S2/0解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。解：其状态表如下表：现态次态/输出X1X0=00X1X0=01X1X0=10X1X0=1100/01/10/01/010/0 1/11/11/16.1.8已知状态表如表题6.1

2、.8所示，若电路的初始状态为Q1Q0=00，输入信号A的波形如图题6.1.8所示，输出信号为Z，试画出Q1Q0的波形（设触发器对下降沿敏感）。A=0A=10001/111/10110/010/01010/011/01101/100/1解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：6.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。解：由电路图可写出该电路的状态方程和输出方程分别为：状态表如下所示：A=0

3、A=100/11/011/10/1状态图如下所示：Q和Z的波形如下所示：6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。解：电路的激励方程组为：状态方程组为：输出方程为： 根据状态方程组和输出方程可列出状态表如下：A=0A=10001/001/00110/011/01000/000/01100/000/1状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D触发器设计时的最简激励方程组。解：由状态图可知，要实现该时序电路需要用3个D触发器。（1）根据状态图列出状态转换真值表如下： （D2）（D1）（D0）0 0 101

4、10 1 01100 1 10101 0 01011 0 10011 1 0100（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。（3）由卡诺图得到各激励信号的最简方程如下：6.3.5试用下降沿触发的JK触发器和最少的门电路实现图6.3.5所示的Z1和Z2输出波形。解：从Z1和Z2输出波形可以看出，对于每一个Z1或Z2周期，均可等分为4段时间间隔相等的状态，即Z2 Z1=00、Z2 Z1=01、Z2 Z1=11和Z2 Z1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。用2个下降沿触发的JK触发器来实现。（1）列出状态

5、转换真值表，并根据JK触发器的激励表推出相应的激励信号如下表所示：Z2 Z1J1 K1J0K00 00 10 00 1 0 11 00 11 11 01 11 1 01 1 10 00 1 1 1（2）由状态转换真值表化简得到最简的激励方程组：输出方程组：（3）根据激励方程组和输出方程组画出逻辑电路图：6.4.1 一时序电路如图6.4.1所示，试画出在CP作用下Q0、Q1、Q2和Z的波形，设各触发器的初态为0。解：（1）列出各逻辑方程组时钟方程组： 根据时钟方程组，当Q2=0时，对于每个CP上升沿，cp0=cp1=1；当Q2=1时，对于每个CP下降沿，cp0=cp1=1；当Q1出现下降沿时，c

6、p2=1。激励方程组：输出方程：状态方程组：（2）根据上述方程组，画出波形图如下： 这里需要特别注意的是，因为，即当=0时，在CP的上升沿CP0和CP1有效；即当=1时，在CP的下降沿CP0和CP1有效；而，即在Q1由1变到0时，CP2有效。6.5.2 用2片74HC194构成8位双向移位寄存器。6.5.9 试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。解：三进制计数器需要2个触发器。（1）列出状态表和激励表如下：计数脉冲CP的顺序现态次态激励信号D1 D000 01 11 111 11 01 021 00 00 00 1 (2) 由状态表和激励表得到激励方程组如下：（3）画出逻

7、辑图如下：(4) 检查自启动能力：将电路的无效状态01代入状态方程组，其次态为11，是电路的有效状态，因此，电路能够自启动。6.5.11 试分析图题6.5.11所示电路，画出其状态图，说明是几进制计数器。解：该电路是由74HCT161用“反馈清零法”构成的计数器。设电路的初态为0000，在第十个脉冲作用后，Q3Q2Q1Q0=1010，这时Q3、Q1信号经与非门使74HCT161的异步清零端由1变为0，使整个计数器的状态回到0000，完成一个计数周期。此后，CR恢复为1，计数器又回到正常的计数状态。其中1010状态仅在极短的时间内出现，电路的基本状态只有十个00001001状态，状态图如下：该电路为十进制计数器。6.5.15 试用74HCT161设计一个计数器，其计数状态为自然二进制数10011111。解： 要设计的计数器计数状态为自然二进制数10011111，即在计数过程中要跳过00001000九个状态而保留10011111七个状态。可用“反馈置数法”实现：令74HCT161的D3