NEW07_第七章 微机总线与接口技术_PART2.ppt

1、PC总线或XT总线、第三节ISA总线、数据宽度为8位的ISA总线由62条信号线组成，在a、b面、AT总线、PC总线的基础上又添加了36条信号线，添加了c、d面、7.3.1 ISA总线的特征。 特征1:1k字节的I/O地址空间(0000H03FFH) 24位存储器地址8位或16位数据访问15级硬件中断7级DMA通道产生I/O等待状态DRAM刷新控制器、带处理器的智能接口控制卡成为ISA总线的主设备， 7.3.1 ISA总线的特征3:8种总线周期8位或16位内存读取周期8位或16位内存写入周期8位或16位I/O写入周期中断请求和中断响应周期DMA周期存储器ISA总线信号、ISA总线信号、(1)CL

2、K (输出(2)RESET DRV (输出):复位驱动信号，高电平有效，在接通电源或切断电源时复位系统。 (3)SA0SA19 (输入输出):系统内存和I/O设备寻址时使用的系统地址总线。 (4)LA17LA23 (输入和输出):这些地址信号为非锁定信号，其中LA17LA18为SA17SA18的非锁定信号，向系统提供最大16MB的寻址能力。 这些在“BALE”为高电平时有效。 (5)SD0SD15 (输入输出):系统数据总线信号。 (6)门(输出):用于在下降时锁存地址信号sa 0到sa 19的缓冲器的地址锁存使能信号。 在DMA周期中，BALE变为高电平。 (7)/IOCHCK (输入):I

3、/O通道检查信号。 此信号表示低电平有效，并且I/O通道上的设备存在奇偶校验错误。 8)I/O CH RDY (输入):I/O通道的准备已经做好了。 该信号可通过存储器或I/O装置导出到低电平，存储器或I/O的读写周期可延长。 维持低电平的时间不得超过2.5s。 7.3.2 ISA总线信号、(9)IRQ3IRQ7、IRQ9IRQ12、IRQ14IRQ15 (输入):中断请求信号、高电平有效。 I/O设备用于向CPU发送中断请求信号。 这些优先级为(最高) 9、10、11、12、14、15、3、4、5、6、7 (最低)。 (10)/IOR (输入输出):I/O读取信号。 该信号低电平有效，并命令

4、I/O设备将该数据传输至数据总线。 (11)/IOW (输入输出):I/O写入信号。 此信号为低电平有效，指示I/O设备从数据总线读取数据。 (12)/SMEMR (输出):系统存储器读取信号。 该信号低电平有效，命令存储器向数据总线传输数据。 此信号仅在内存地址位于地址空间的最低1MB范围内时有效。 (13)/MEMR (输入输出):存储器读取信号。 该信号在低电平有效，命令存储器将数据传输至数据总线，该信号在整个存储器的读出周期中有效。 (14)/SMEMW (输出):系统内存写入信号。 该信号低电平有效，命令存储器将数据总线上的数据存储在存储单元中。 此信号仅在内存地址位于地址空间的最低

5、1MB范围内时有效。 (15)/MEMW (输入输出):存储器写入信号。 该信号在低电平有效，命令存储器将数据总线上的数据存储在存储单元中，该信号在整个存储器的读出周期中有效。 (16)DRQ0DRQ3、DRQ5DRQ7(输入):DMA请求信号、高电平有效。 该信号是I/O信道上的设备对DMA服务请求的异步信道请求信号，DRQ0DRQ3用于8位数据传输。 DRQ5DRQ7用于16位数据传输。 DRQ4在系统主板上使用。 DRQ线路必须保持在高电平，直到对应的DACK线路生效为止。 这些优先级为(最高) 0、1、2、3、5、6、7 (最低)。 (17)/DECK0/DECK3、/DECK5/DE

6、CK7(输出):DMA应答信号。 这是对DRQ0DRQ3、DRQ5DRQ7的响应信号，它们在低电平下有效。 (18)AEN (输出):DMA地址许可信号。 启用此信号后，DMA控制器将控制地址总线、内存和I/O读取/写入命令行。(19)/REFRESH (输入输出):存储器刷新信号。 该信号的低电平有效，并被用于指示一个存储器更新周期。 (20)T/C (输出):计数结束信号。 任意一个DMA通道的计数器计数结束时发生脉冲。 (21)SBHE (输入):系统总线高速使能信号表示数据总线SD8SD15处于高速传送中。 (22 ) /主机(输入):主机信号。 此信号在低级别有效，并且与由I/O通道

7、上的处理器控制的DRQ线配合使用以控制系统。 I/O处理器可以首先输出DRQ请求信号，并且一旦接收到对应的DACK响应信号，那么I/O处理器就输出MASTER信号，以指示可以控制系统的地址线、数据线和控制线。 此信号保持低电平的时间不要超过15s。 否则，可能会因刷新不足而导致系统内存丢失信息。 (23)/MEMCS16 (输入、集电极开路):存储器16位芯片选择信号。 该信号的低电平指示有效并且当前数据传输是具有1个等待状态的16位存储周期。 (24)/IOCS16 (输入、集电极开路):16 I/O位芯片选择信号。 该信号表示低电平有效，当前数据传输是具有1个等待状态的16位I/O周期。 (25)OSC (输出):这是14.31818MHz的振荡信号。 (26)OWS (输入、开路收集器) :是向CPU通知当前总线