加法器实验报告

加法器实验报告Tag内容描述：<p>1、中原工学院信息商务学院EDA课程设计题目 ： 四位加法器设计学号 ： 200906024245 姓名 ： 梁晓群 班级 ： 机自094 指导老师 ： 韩晓燕 2011年12月28日2011年12月30日目录摘要-3EDA简介-3概述-41.1目的与要求-41.2实验前预习-41.3设计环境-5四位全加器的设计过程-52.1 半加器的设计-6。</p><p>2、实验报告Tanner Pro 集成电路设计与布局姓名： * 学号： * 班级： * 专业：* 学院：* 日期： 2012.05.28 1.使用S-Edit 设计简单逻辑电路1.1反相器1.1.1电路及符号1.1.2反相器直流分析：.include C:UsersmengDesktope005_tannertannerTSpice70modelsml2_125.md.dc lin source vin 0 5.0 0.02 *Vin 为0到5v 以0.02v增加 .print dc v(OUT) * 观察输出vin IN Gnd 1.0vvdd Vdd Gnd 5.01.1.3在W-Edit 中观看模拟结果如下:1.2 与非门。</p><p>3、一、实验目的1、了解加法器的基本原理。掌握组合逻辑电路在Quartus 中的图形输入方法及文本输入方法。2、学习和掌握半加器、全加器的工作和设计原理3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。4、掌握半加器设计方法5、掌握全加器的工作原理和使用方法二、实验内容1、建立一个Project。2、图形输入设计：要求用VHDL结构描述的方法设计一个半加器3、进行编译，修改错误。 4、建立一个波形文件。（根据真值表）5、对该VHDL程序进行功能仿真和时序仿真Simulation三、实。</p>