中的高级结构

中的高级结构Tag内容描述：<p>1、顾燕卿提供嘉兴英语教学整理1occur 替换 think ofSuddenly I had an idea that someone had broken into my house. An idea occurred to me that someone had broken into my house.It occurred to me that someone had broken into my house.2devote替换spendHe spends all his spare time in reading. He devotes all his spare time to reading.3seek替换want / look forThey sought ( wanted ) to hide themselves behind the trees.4average 替换ordinaryIm an average ( ordinary ) student.5。</p><p>2、第17章 Verilog中的高级结构,学习内容： 任务和函数的定义和调用 怎样使用命名块 怎样禁止命名块和任务 有限状态机（FSM）及建模,Verilog的任务及函数,结构化设计是将任务分解为较小的，更易管理的单元，并将可重用代码进行封装。这通过将设计分成模块，或任务和函数实现。,任务（task) 通常用于调试，或对硬件进行行为描述 可以包含时序控制（#延迟，, wait） 可以有 input，output，和inout参数 可以调用其他任务或函数 函数(function) 通常用于计算，或描述组合逻辑 不能包含任何延迟；函数仿真时间为0 只含有input参数并由函数名返回。</p>