硬布线控制器设计与调试课程设计

中国农业大学课程设计报告（2015-2016 学年夏季学期）设计题目： 硬布线控制器设计与调试 课程名称： 计算机组成原理课程设计 任课教师： 黄岚 班 级： 计算机 141 学 号： 1408010112 姓 名： 成绩目录一、 课程设计简述： .31. 教学目的： .32. 课设任务： .33. 实验设备简介： .33.1、 TEC4-A 计算机组成原理实验系统 1 .33.2、 万用表 .53.3、 PC 机 .5二、 总体设计思路： .51. 指令系统： .52. 数据通路： .63. 硬布线控制器的设计原理： .7三、 设计与调试方案： .71. 设计步骤： .71.1. 根据数据通路得出指令周期流程图 .71.2. 根据指令流程图将微信号的输出条件列出： .101.3. 根据微信号的输出条件写用 ABEL 语言表示的布尔表达式： .112. 调试步骤： .14四、 验证性实验： .141. 课程设计要求的基础实验： .14预置寄存器及存储单元内容： .14程序代码： .14执行结果： .152. 自备的检验性实验： .15预置寄存器及存储单元内容： .15程序代码： .15执行结果： .15五、 课程设计中遇到的问题及体会： .16参考文献： .16硬布线控制器的设计与调试课程设计报告一、 课程设计简述：1. 教学目的：1) 融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬布线控制器的认识。2) 学习运用 ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会 ISP 技术相对于传统开发技术的优点。3) 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。2. 课设任务：1) 按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。2) 根据设计图纸，在通用实验台上进行组装，并调试成功。3) 在组装调试成功的基础上，整理出设计图纸和其他文件，包括：A. 总框图（数据通路图） ；B. 硬布线控制器逻辑模块图；C. 模块 ABEL 语言源程序（如果有的话） ；D. 硬布线控制流程图；E. 元件排列图；F. 设计说明书； G. 调试小结。3. 实验设备简介：3.1、 TEC4-A 计算机组成原理实验系统 1实验的主体设备，为课程设计提供了硬件基础；所有硬布线控制器及指令系统的设计和实现都基于该仪器的数据通路。现对该仪器简介如下：A. TEC 一 4 计算机组成原理实验系统特点 :1) 计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。2) 计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。3) 控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。4) 实验台上包括了 I 片在系统编程芯片 ispLSI1032，学生可用它实现硬布线控制器。5) 该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU 组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验。电源部分采用模块电源，重量轻，具有抗电源对地短路能力。B. TEC 一 4 计算机组成原理实验系统的组成：1) 控制台2) 数据通路3) 控制器4) 用户自选器件试验区5) 时序电路6) 电源部分C. TEC 一 4 计算机组成原理实验系统信号标志及其作用信号 作用LDIR(CER) 为 1 时，允许对 IR 加载，此信号也可用于作为双端口存储器右端口选择 CERLDPC(LDR4) 为 1 时，允许对程序计数器 PC 加载，此信号也可用于作为 R4 的加载允许信号 LDR4。PCADD 为 l 时，进行 PC+D 操作。PCINC 为 l 时，进行 PC+l 操作M4当 M4=1 时，R4 从数据总线 DBUS 接收数据;当 M4=0 时，R4 从指令寄存器 IR 接收数据LDIAR 为 1 时，对中断地址寄存器 IAR 加载LDAR1(LDAR2) 为 1 时，允许对地址寄存器 AR1 加载，此信号也可用于作为允许对地址寄存器 AR2 加载。AR1INC 为 1 时，允许进行 ARl+l 操作M3 当 M3=1 时，AR2 从数据总线 DBUS 接收数据;当 M3=0 时，AR2 从程序计数器儿接收数据LDER 为 l 时，允许对暂存寄存器 ER 加载。IARBUS# 低有效，为 0 时将中断地址寄存器 IAR 送数据总线 DBUS。SW_BUS# 低有效，为 0 时将控制台开关 SW7 一 SW0 送数据总线 DBUS。RS_BUS# 低有效，为 0 时将寄存器堆 RF 的 B 端口送数据总线 DBUSALU_BUS 为 l 时，将 ALU 中的运算结果送数据总线 DBUSCEL# 低有效，为 0 时允许双端口存储器左端口进行读、写操作LRW当 LRW=l 且 CEL#=0 时，双端口存储器左端口进行读操作;LRW=0 且 CEL#=0时，双端口存储器左端口进行写操作WRD 为 l 时，允许对寄存器堆 RF 进行写操作LDDRl(LDDR2) 为 1 时允许对操作数寄存器 DRl 加载。此信号也可用于作为对操作数寄存器DR2 加载M1(M2)当 M1=1 时，操作数寄存器 DR1 从数据总线 DBUS 接收数据;当 M1=0 时，操作数寄存器 DRl 从寄存器堆 RF 接收数据。此信号也可用于作为操作数寄存器DR2 的数据来源选择信号S2、Sl、S0 选择运算器 ALU 的运算类型TJ 暂停微程序运行D. TEC 一 4 计算机组成原理实验系统运算器功能表：选 择S2 S1 S0操 作0 0 0 A & B0 0 1 A & A（直通）0 1 0 A + B0 1 1 A - B1 0 0 A(低 4 位) X B(低 4 位)3.2、 万用表在调试阶段用于测量各个信号是否有效。3.3、 PC 机用于运行设计自动化软件作设计、编程和下载使用。二、 总体设计思路：1. 指令系统：为完成本次课程设计的内容要求、简化控制信号逻辑表达式，使用的指令系统及相应的编码如下：机器指令指令格式名称 助记符 功能R7 R6 R5 R4 R3 R2 R1 R0加法 ADD Rd,Rs Rd+Rs-Rd 0 0 0 0 RS1 RS0 RD1 RD0减法 SUB Rd,Rs Rd-Rs-Rd 0 0 0 1 RS1 RS0 RD1 RD0乘法 MUL Rd,Rs Rd*Rs-Rd 0 0 1 0 RS1 RS0 RD1 RD0逻辑与 AND Rd,Rs Rd&Rs-Rd 0 0 1 1 RS1 RS0 RD1 RD0存数 STA Rd,Rs Rd-Rs 0 1 0 0 RS1 RS0 RD1 RD0取数 LDA Rd,Rs Rs-Rd 0 1 0 1 RS1 RS0 RD1 RD0无条件转移 JMP Rs Rs-PC 1 0 0 0 RS1 RS0 X X条件转移 JC D 若 C=1 则PC+D-PC 1 0 0 1 D3 D2 D1 D0停机 STP 暂停运行 0 1 1 0 X X X X控制台指令SWC SWB SWA 工作方式0 0 0 PR，启动程序0 0 1 KRD，读取端口存储器0 1 0 KWE，写双端口存储器0 1 1 KLD，加载寄存器堆1 0 0 KRR，读寄存器堆2. 数据通路：根据 TEC4-A 模型计算机介绍得数据通路如下：3. 硬布线控制器的设计原理 2：硬布线控制器把控制部件看作生产专门固定时序控制信号的逻辑电路，且此种逻辑电路以使用最少原件 和取得最高操作速度为设计目标。硬布线控制器可视为一种由门电路和触发器构成的复杂树形逻辑结构，当其执行不同的机器指令时，通过激活一系列彼此很不相同的控制信号来实现对指令的解释。一般来说，该逻辑网络的输入信号来源有三个：A.来自指令操作码 B.来自执行部件反馈信息 C.来自时序产生器的时序信号 。而逻辑网络的输出便是微操作控制信号。因此在硬布线控制器中，每一个控制信号都可由以输入信号为变量的布尔表达式来确定。 具体到本课程设计，即为减少 ABEL 逻辑表达式项数 本例中为指令的高 4 位 IR7IR4 本例中为进位标志 C 本例中为 W4W1 及 T4T1，但 T4T1 均直接与数据通路相连，因此只以 T1 作为输入信号、作用于判定是否将 ST 置 1三、 设计与调试方案：1. 设计步骤：1.1. 根据数据通路得出指令周期流程图见下页：KRR AD KRD AD KWE AD KLD AD PR AD KRD AD KWE AD KLD AD KRR AD W1W2W3W4SKIP SW_BUS#CEL#LRW=0SKIP SKIP SKIP SW_BUS#CEL#LRW=0SKIPSW_BUS#CEL#LRW=0SKIP CEL#LRW=1TJSKIPCERLDIRSKIPCERLDIRTJSW_BUS#LDERSW_BUS#LDAR1SST0RS_BUS#TJSW_BUS#LDAR1TJSST0SW_BUS#LDAR1M3=1LDAR2TJSST0SW_BUS#LDAR1M3=1LDAR2TJSST0AR1_INCTJWRDTJSW_BUS#M4=1LDR4LDPCAR1_INCST=0 ST=1PR&ST=1M3=0LDAR2CERLDIRPC_INC W1SUB AD MUL AD LDA AD STA AD JMP AD STP AD AND AD JC AD M1=0LDDR1M2=0LDDR2SKIPM1=0LDDR1M2=0LDDR2M1=0LDDR1M2=0LDDR2M1=0LDDR1M2=0LDDR2