集成电路课程设计

1大连理工大学集成电路课程设计Integrated Circuit Design EDA报告姓名：学号：班级：专业：_目录1集成电路设计 EDA 软件入门 .22全定制设计 CMOS 反相器.43版图提取原理图.174时钟发生器电路修改.255MUX4_1 电路修改.29_31 集成电路设计 EDA 软件入门1.1 设计平台（1） 硬件资源：服务器采用 Dell SC440 型计算机，PD3.0 处理器，2G 内存；PC 终端采用 Dell320 型计算机，PD3.0 处理器，1G 内存。（2） 软件资源：MentorGraphics 公司的系列 IC 设计软件。本课程涉及的软件介绍如下。ICstudio：集成电路设计环境，实现前端逻辑和后端版图之间的无缝交互设计；Design-Architect IC：原理图设计工具，实现原理图、符号图编辑及仿真环境设置；Eldo：高精度 Spice 晶体管级仿真器；EZwave：波形观察和处理工具；IC Station：版图编辑工具；Calibre DRC：设计规则检查（DRC ）工具；Calibre LVS：版图与原理图对照（LVS）工具；Calibre xRC：全芯片寄生参数提取工具。1.2 进入 Linux 系统步骤（1） 开机，用上下键选择到 Linux 系统栏目，按 enter 键进入 Linux5；（2） 登录操作系统（用户名 user*，无密码） ；（3） 打开桌面的“我的电脑”，熟悉 Linux 操作系统下的文件管理系统；（4） 打开桌面的“系统终端”，掌握常用命令字；常用命令字：pwd（显示当前路径 )，cd（改变当前路径到指定位置） ，ls （列出当前路径下的文件和文件夹） ，source（读取并执行指定文件中的命令） 。1.3 启动 IC 设计软件步骤（1） $ cd /home/EDA/mentor_setup（2） $ source all.setup（3） $ cd /home/ mentor_work/9/zyy_21409003（4） $ icstudio1.4 软件使用入门操作步骤 （注：仅需文字说明）（1） 创建一个工程：在 ICstudio 中，FileNewProject ；（2） 给工程命名，并选择 project location，/home/user9/mentor_work/zyy ；（3） 编辑 location map editor，分别加入 MGC Design Kit、standard MGC libraries,并使其指向正确路径（4） 编辑 setting editor，使 process 文件、DRC 文件、LVS 文件、SDL 文件、PEX 文件指向正确位置，分别是 MGC_DESIGN_KIT 下的对应文件名的文件；（5） 点击 finish，完成 project 添加（6） 创建一个库：在 ICstudio 中，FileNewLibrary；（7） 创建一个视图：在 ICstudio 中，FileNewView;cellname 为其所在的cell，schematic type 为原理图，layout type 为版图；（8） 在 schematic 图中添加元件例化，快捷键 I，并可以按住 Q 调整元件属性；（9） 完成原理图后在 Toolsgenerator symbol 生产符号图；（10） 建立测试电路，加电源激励进行仿真，观测波形分析仿真结果；（11） 逐层绘制版图，并通过 calibre 软件的 DRC 与 LVS 测试；1.5 小结第一节课我们主要学习了 mentor 软件的基本使用方法，在之前的数字电路集成设计课程中，我们曾经使用虚拟机模拟 linux 系统下使用 cadence icfb 进行过 4 位加法器的设计，而这次的课程设计使用的为 mentor，其中许多操作都与 cadence 非常类似，但是这次我们使用的是全定制绘制法，即每一层版图都需要自己进行绘制，不同于之前直接调用 NMOS 和 PMOS 等，在步骤上比 cadence 要负责很多，也让我对 MOSFET工艺有了新的了解，之前对衬底，阱和掺杂一直只有印象但是哪层与哪层之间的联系，如何成为不同的 MOSFET 的并不了解，经过这次学习，我弄懂了许多之前不太懂得概念，并对课程设计非常感兴趣。全定制设计 CMOS 反相器2.1 电路设计要求（1） 电路功能：见下表。输入 输出1 00 1（2） 改变晶体管尺寸，进行仿真对比。选择阈值电压 Vm=VDD/2、延迟小（小于50ps） 、翻转快（上升/ 下降时间小于 50ps） 、功耗低的电路完成版图设计。（3） 工艺：采用 mentor 自带的 0.13m 工艺库，p 衬底 n 阱工艺。（4） 电源电压 1.2VDC。2.2 原理图及符号图设计基于 Design-Architect IC 软件完成原理图和符号图的设计。原理图见图 2.1。符号图见图 2.2。命名为 inverter 。由 1 个 PMOS 管和 1 个 NMOS 管组成。输入端为 IN，输出端为OUT。初始管子尺寸的确定：根据反相器电路原理，电路的延迟时间与宽长比的关系为反比，为了减小延迟，NMOS 和 PMOS 的长宽比。工作原理：当输入为高电平时，P 管截止，N 管导通，输出低电平；当输入为低电平时，P 管导通， N 管截止，输出高电平。图 2.1 原理图图 2.2 符号图2.3 仿真分析（1） 仿真设置基于 Design-Architect IC 软件完成仿真测试电路的设计。反相器的延迟是在它驱动另一个相同的反相器作为负载的条件下测量的。因此仿真电路如图 2.3 所示。输入端命名IN，驱动反相器输出端命名 OUT2，负载反相器输出端命名 OUT1。图 2.3 仿真测试电路为了验证电路功能，以及测量延迟和上升、下降时间，采用瞬态分析，在输入端 IN 施加脉冲电压源，输入脉冲上升、下降时间设为 0；为了测阈值电压，对输入端 IN 进行直流电压扫描。网表及说明如下（*后面的汉语为说明） 。.include lib.eldo TT *调用器件模型库：lib.eldo 文件中的 TT 库.global VDD GROUND *定义 VDD 和 GROUND 为全局变量*component *子电路描述.subckt inverter OUT IN *子电路模块 inverter，端口为 OUT 和 IN；M1 OUT IN VDD N$1 pch w=0.15 l=0.13 m=1*晶体管 M1，漏极接 OUT、栅极接 IN、源极接 VDD、基极接 N$1，器件模型 pch，沟道宽 0.15，沟道长 0.13，倍增因子 1；M2 OUT IN GROUND N$3 nch w=0.15 l=0.13 m=1.ends inverter *子电路模块定义结束*main cell *顶层电路描述INV1 OP IP inverter *元件 INV1，输出接 OP，输入接 IP，调用 inverter 子电路；V2 VDD GROUND DC 1.2V*电源 V2，正极接 VDD，负极接 GROUND，直流，电压 1.2V；V1 IN GROUND PULSE (0V 1.2V 0 0ns 0ns 20ns 50ns)*电源 V1，正极接 IN，负极接 GROUND，脉冲源（初始电压 0V，脉冲电压 1.2V，开始前的延迟时间 0，上升时间 0ns，下降时间 0ns，脉宽 20ns，周期 50ns） ；.tran 100ps 200ns *瞬态分析，时间步长 100ps，终止时间 200ns；.dc V2 0 1.2V 0.1V *直流扫描，电源 V2， 0 到 1.2V 扫描，步长 0.1V；.end *网表结束* .CONNECT statements*.CONNECT GROUND 0* ELDO netlist generated with ICnet by user104 on Mon Jun 18 2012 at 13:57:03* Globals.*.global VDD GROUND* Component pathname : $lib1/inv.group/logic.views/inv*.subckt INV OUT INM2 OUT IN GROUND GROUND nmos w=1.055u l=0.13u m=1 as=57f ad=57f ps=1.06u+ pd=1.06uM1 OUT IN VDD VDD pmos w=0.15u l=0.13u m=1 as=0.399p ad=0.399p ps=2.86u+ pd=2.86u.ends INV* MAIN CELL: Component pathname : $lib1/inv.group/logic.views/inv_test*X_INV2 OUT1 OUT2 INVV1 VDD GROUND DC 1.2VX_INV1 OUT2 N$206 INVV2 N$206 GROUND PULSE ( 0V 1.2V 0nS 1pS 1pS 20nS 50nS )*.end （2） 仿真波形与参数测量基于 eldo 软件完成仿真，并采用 EZwave 软件观察波形和测试参数。仿真得到波形如图 2.4 所示。观察波形，输入端电压波形与输出端反向，因此该电路实现了反相器功能。需考察的参数及其定义见表 2.1。参数测量结果如图 2.5 和图 2.6 所示。表 2.1 反相器主要性能参数说明符号 名称 定义tpLH 上升延迟 输入触发输出信号由低电平向高电平转换，测量输入信号 50%VDD 到输出上升沿的 50%VDD 的时间。tpHL 下降延迟 输入触发输出信号由高电平向低电平转换，测量输入信号 50%VDD 到输出下降沿的 50%VDD 的时间。tp 传播延迟 tp = ( tpLH + tpHL) / 2Vm 阈值电压 输入从 0 到 VDD 扫描时，源漏峰值电流对应的输入电压值，或输出电压与输入电压相等时的输入电压值。tr 上升时间 输出上升沿从 10%VDD 到 90%VDD 的时间。tf 下降时间 输出下降沿从 90%VDD 到 10%VDD 的时间。Imax 短路电流 反相器翻转时，pmos 和 nmos 同时导通的瞬间峰值电流。图 2.4 仿真波形图图 2.5 阈值电压与短路电流测量图图 2.6 延迟与上升下降时间测量图（4）阈值电压调节根据反相器电路原理，当 IN 处于逻辑 0 时,NMOS 导通，电压下拉至地，相应的电压近似为 0V；而当 IN 处于逻辑 1 时，PMOS 导通，电压上拉至高电平，相应的电压近似为 VDD。选择 3 组 Wp，分析增大 pmos 沟道宽对电路性能参数的影响。如表 2.2 所示。管子尺寸 (m)L=0.13, Wn=0.15 延迟(ps)序号Wp Wp:Wn tpLH tpHL tpd开关门限Vm (V)上升时间tTLH (ps)下降时间tTHL (ps)短路电流Imax (A)1 0.3:0.13 0.3:0.15 25.6 14.3 20.2 0.50 54.2 23.9 14.022 0.5:0.13 0.5:0.15 18.4 19.5 18.9 0.54 38.6 32.9 18.823 1.055:0.13 1.055:0.15 12.6 27.9 20.3 0.60 25.3 27.9 25.68分析：随着 P 管尺寸的增加，阈值电压增加，上升延迟时间减小，下降延迟增大，延迟先减小后增加，上升时间减小，下降时间增大，短路电流增大。分析原因，随着 P 管的 W 尺寸增大，根据公式与 W/L 成正比，故短路电流增大；同时，PMOS 的 W 增大，根据tpLH=ln2ReqnCL，Req 与 W/L 成反比，上拉效应变明显 ，上升时间与上拉时间也减小，但因为 N 管尺寸没有改变，WN:WP 减小，故下拉时间增大，延迟时间为上拉延迟和下降延迟的和的 1/2，故先减小后增大。门限电压公式如上所示，随着 Wp 增加，Wn 不变，故门限电压增加。选择第 3 组尺寸，此时，阈值电压为 0.60，延迟为 20.32，上升时间为 25.3ps，下降时间为 27.9ps，短路电流为 25.68uA，第三组满足设计要求。因此，本次设计的管子尺寸为：(W/L)p=1.055m /0.13m；(W/L)n=0.15m /0.13m。（5）沟道宽度和长度对反相器的影响选择 3 组 Wn，分析增大 nmos 沟道宽度对电路性能参数的影响。如表 2.3 所示。同宽长比，选择 3 组不同沟道长 L，分析增大管子尺寸对电路性能参数的影响。如表 2.4 所示。表 2.3 增大 nmos 沟道宽对反相器性能的影响管子尺寸(m)（L= 1.3） 延迟 (ps)序号Wn 宽长比 tpLH tpHL tpd阈值电压Vm (V)