《数字电子技术》课程设计

数字电子技术课程设计目 录 1 课程设计目的 22 课程设计的任务及要求.23 原件原理.44 设计方案64.1 触发方案的选择64.2 表决方案的选择74.3 显示方案的选择.7 5 三人表决器的原理框图.76 单元电路的设计.76.1 触发电路设计.76.2 表决电路设计.86.3 计数部分电路设计 .97 仿真108 硬件制作与调试.119 心得体会1210 元器件清单.1311 参考文献.141 课程设计的目的1、 学习数字电路中基本逻辑门、JK 触发器、555 定时器、译码显示等单元的综合应用；2、记住逻辑代数的基本定律和常用公式； 3、会识别、选购常用电路元、器件，掌握常用电路元器件的检测方法； 4、掌握逻辑门电路的逻辑功能与主要参数的测试和使用方法；5、能合理利用门电路设计表决器； 6、能熟练掌握电路原理，及时调试和排除故障2 课程设计的任务与要求1、熟悉各集成逻辑元件的性能和设置元件的参数。 2、对电路图的原理进行分析，并对原理图进行改良，用仿真软件进行仿真调试，弄清楚电路的工作原理。 3、元件安装符合工艺要求，既考虑其性能又应美观整齐。焊接元件要注意焊点的圆润。 4、对元件的性能进行评估和替换、用性能和使用范围更好，更常用的元件进行替换，使自己实际的元件更接近实际使用。 5、学习数字逻辑电路的设计方法。6、熟知 74ls74、74ls08、74HC4075、74ls373 各引脚的功能及内部结构。7、学会使用各集成芯片组成逻辑电路。 8、学会真值表与逻辑表达式及的转换，能根据化简后的逻辑表达式画出逻辑电路。9、完成“三人表决器”的安装与调试，及设计报告3 原件原理74ls74触发器是能够存贮一位二进制数信号的基本逻辑单元电路。根据逻辑功能的不同，可以把触发器分为基本 RS 触发器、D 触发器、JK 触发器 T 和 T触发器等 。在实际工作中，集成触发器因其高速性能和使用灵活方便，不仅作为独立的集成器件而被大量使用，而且还是组成计数器、移位寄存器或其它时序逻辑电路的基本单元电路。1D 触发器： 74LS74 是带置位和清零的双 D 型触发器，每个触发器都有一个单独清零“1”输入端并且有 Q 互补输出。数据输入端 D 的信息只在时钟脉冲的上升沿被传递到Q 端输出。2J-K 触发器：74LS76 是带有置位和清零的双 JK 触发器，每个触发器都有一个单独清零置“1”输入端，有 Q 互补输出。为下降沿触发型 JK 触发器。3本实验所用集成电路的管脚排列图。2 3 4 5 6CP PR QCLR D CP PR QvD78910111213PCPPCPQQ72LS74 引脚图74ls0874ls86 是常用的 TTL 2 输入端四异或门 在数字电路中常用，对应的 coms 器件是 74hc86 特点是电源功耗很低。他的电源电压 4.75-5.25V，他能和 7486， CT4086， DG74LS86， LH74LS86 等元件相互代换。74HC4075高速 tPD= 8 ns，（典型值）在 VCC= 5 V，低功耗 ICC= 1A，（最大）在TA= 25C，高抗干扰 VNIH= VNIL= 28 % VCC，（最小）输出驱动能力 10，输入通道荷载对称的输出阻抗|IOH| = IOL=4 毫安，（最小）平衡传输延时tPLH= tPHL，宽工作电压范围 VCC（OPR）= 2 V 至 6 V 引脚和功能兼容74ls373(1).1 脚是输出使能(OE),是低电平有效,当 1 脚是高电平时,不管输入3、4、7、8、13、14、17、18 如何,也不管 11 脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当 1 脚是低电平时,只要 11 脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚 3、4、7、8、13、14、17、18 的状态. 锁存端 LE 由高变低时，输出端 8 位信息被锁存，直到 LE 端再次有效。 当三态门使能信号 OE 为低电平时，三态门导通，允许 Q0Q7 输出，OE 为高电平时，输出悬空。4 设计方案与论证4.1 触发方案的选择 触发方案的论证与选择： 方案一：采用单片机作为触发器，经济实惠，性能稳定，电路简单，其中 STC15F104W 八引脚就足以满足整个方案的设计要求。 方案二：采用“D 触发器” ，连接电路较为复杂，当不级联第二级时输出状态较为稳定，当输出有负载时输出信号不稳定，必须加合适的上拉或者下拉电阻，才能稳定输出。综合考虑，若选择单片机，程序设计对于没有学习过单片机的我们，无疑是一个难题，而且不满足数电课程设计的要求。因而选择方案二，芯片选择较为经济的 74ls74。4.2 表决方案的选择表决方案的论证与选择： 方案一：选用三个与非门及一个三输入与非门。 方案二：选用三个与门及一个三输入或门。 两种方案的的复杂程度差不多，连接电路的设计也差不多，然而考虑到作品的性价比，第二种方案较为经济，综合考虑选择方案二。4.3 显示方案的选择 显示方案的论证与选择： 方案一：采用液晶显示，如较为经济的 LCD1602。 方案二：选择计数器加译码器，再用数码管显示。 方案一较为美观，显示效果好， ，不过不易操控，而且不如方案二直观更增加了设计成本，综合考虑选择方案二。5 三人表决器的原理框图原理框图如图 4-1 所示：图 4-1 原理方框图6 单元电路的设计6.1 触发电路设计触发电路采用双 D 触发器的“74 系列芯片 ”74ls74，触发电路如图6-1 所示：图 6-1 触发电路原理图6.2 表决电路设计 采用双输入 4 与门芯片 74ls08 及三输入三或门芯片 74HC4075 来实现表决功能，并用绿色 LED 的亮灭来表示表决是否通过。该部分电路原理图如图 6-2 所示：图 6-2 表决部分