使用外部组件提高saradc精确度

使用外部组件提高 SAR ADC 精确度作者：德州仪器 (TI) 的 Bonnie C. Baker 与 Miro Oljaca 如果能用运算放大器 (op amp) 直接驱动逐次逼近寄存器模数转换器 (SAR ADC) 的输入最好，但这样会限制电路性能。在转换器与驱动放大器之间加入外部阻容 (RC) 网络则能很好地起到“隔离”作用。总而言之，使用该网络可以极大提高选择运算放大器的灵活性。即使需转换信号的频率远远低于转换器和放大器的频率限定值，SAR ADC 所提供的性能比您想象中的还好，所以绝不能忽视 SAR ADC 输入结构的动态特性。 图 1 为单端电源 SAR ADC 运算放大器电路。该电路中的运算放大器采用反相增益配置。U1 为单位增益稳定、单端电源 CMOS 运算放大器，其增益带宽乘积为 5 MHz。图 1 的单端电源配置消除了输入范围受限、输入共模交叉失真等放大器输入限制的影响。该电路采用 ADC 参考输出作为放大器非反相输入及 ADC 负输入的偏置电压源，使运算放大器工作在电源轨范围内。U2 为 12 位、500 ksps 的 SAR ADC。 图 1. SAR ADC 系统应用电路示例（放大器 U1 的噪声增益为 +2 V/V，其中 RF 等于 RG）。图 1 电路很实用。运算放大器的低阻抗输出驱动 SAR ADC 转换器。图 2为图 1 电路的 FFT 测试结果，当运算放大器输入信号频率为 15 kHz 时，图 2a 中 SAR ADC 的采集时间等于 265 ns，图 2b 中 SAR ADC 的采集时间等于 560 ns。图 2 中两种采样时间都使运算放大器或 ADC 的性能超越了各自的标称值。 a) b)图 2. 显示了图 1 中 12 位、500 ksps SAR ADC 的 FFT 测量结果。其中图 (a)的采样时间为 265 ns，产生了明显的谐波失真；图 (b) 的采样时间为 560 ns，谐波失真有所降低。从测量结果可以看出，采集时间明显影响 ac 性能。采样时间从 250 ns 延长到 560 ns，性能也随之提高，总吞吐时间也将略微增加，信噪比从 70.8 dB 提高到 71.5 dB，而总谐波失真 (THD) 则从 71.4 dB 降至 78.6 dB。如欲了解有关测量结果的更多详情，敬请参阅参考资料。标准 SAR ADC 模型 容性 SAR ADC 拓扑包含容性再分布网络。图 3 为 SAR 输入级简化模型（如欲了解 SAR ADC 容性再分布拓扑的更多信息，请参阅参考资料 2 及参考资料 3 。图 3. SAR ADC 相应的输入元件包括内部输入 RC 对（RS1 与 CSH），两个开关 （S1 与 S2）及 VSH0。图 3 中采样电容 CSH 的起始电压为 VSH0。该电压与上一次的转换电压、接地电压或 VREF（取决于转换器输入结构）电压相等。断开 S2 同时闭合 S1，则完成一次信号采样。S1闭合后，采样电容 (CSH) 电压变为 VIN。VIN 通过采样开关路径（从 S1，经 RS1， 到 CSH）从电压电源处获得电荷，即进行充电。此过程结束后，CSH 发生变化，VCSH 等于 VIN。采样时间内采样电容电压变化如图 4 所示。图 4. SAR ADC 采样周期内采样电容电压随单级响应而变化。如果单独考虑 ADC 输入，则 ADC 输入带宽取决于内部采样电容 CSH 及开关电阻 RS1。根据时间常数 = RS1CSH 可以得出该单级系统的稳定时间。SAR 转换器的最小采样时间就是采样机制采集输入电压所需时间。发出采样命令且保持电容 CSH 充电时，采样开始计时。 用下列等式可以得出图 3 网络的稳定时间：等式 1其中：VCSH(t) 为采样时间内采样电容 CSH 两端的电压 VCSH(t0)为采样时间起始点采样电容 CSH 两端的电压VIN 为 ADC 的输入电压 为采样时间常数，等于 RS1 CSHt 为时间变量，单位为秒如果我们希望达到 1 /2 最小有效位 (LSB) 精度，则需在采样时间内对 CSH 充电直至采样电容 CSH 的输入电压精度达到 1/2 LSB 为止。 等式 2等式 3其中：VCSH(tAQ) 为采样周期终止点采样电容 CSH 两端的电压tAQ 为采样时间，或者是采样周期起始点(t0)到采样周期终止点之间的时间。 LSB = （FSR 为 N 位转换器的整个输入范围）将 VCSH(t) 替换为 VCSH(tAQ)，VCSH(t0) 替换为 VSH0，然后合并等式 1 和等式 3 ，则可以得到以下等式：等式 4等式 5If 等式 6根据输入级时间常数、时间常数乘数 k，则 可以算出不同分辨率 ADC的稳定时间。计算结果汇总如表 1 所示。ADC 分辨率 （位） k1（1 LSB 精度、1/2N 条件下的时间常数乘数） k2（1/2 LSB LSB 精度、1/2N+1条件下的时间常数乘数 8 5.5 6.2410 6.9 7.6212 8.3 9.0114 9.7 10.416 11.1 11.7818 12.5 13.17注：采用最差条件值，即 VIN = 满量程电压或 2N、VSH0 = 0V表 1. 1LSB 精度 (k1) 、1/2 LSB 精度 (k2)及不同分辨率(位)情况下的 SAR ADC 最差条件稳定时间。用上述计算结果可以预估所有 SAR ADC 的采样时间。以最差条件进行分析（等式 5 及表 1），假设 VSH0=0V。从 图 5 中可以看出，TI ADS8361（16 位、500 ksps SAR ADC）初始充电变化与输入信号幅度之间存在函数关系。 图 5. 发出采样命令后，ADS8361 需要对采样电容 CSH 充电以形成不同的初始电压 VSH0。ADS8361 中开关 S1 的闭合电阻为 20 RS1。ADS8361 内部采样电容等于 25 pF (CSH)。 从图 5 中可以看出，正弦输入电压频率比转换器采样频率低很多。如果测量较低输入频率信号 (fIN fS/10)，则计算时应采用初始电压 VSH0 等于 1/2 满量程电压。另一方面，在含有前端多路复用器的环境下，VSH0=0V。16 位 SAR ADC 在 1 LSB下的时间常数乘数(k1)等于 11.09。如果需要 1/2 LSB 精度，时间常数乘数(k2)则等于 11.78。如欲了解如何确定 SAR ADC 中采样电容初始充电情况的详情，敬请参考参考资料 4 。在 SAR ADC 输入端建立充电池 (Charge Bank) 图 6 中，驱动放大器通过阻容对连接至 SAR ADC 输入端。电容 CIN 相当于一个“充电池”，以便向内部 SAR ADC 电容组提供充足的电荷。 图 6. SAR ADC 的外部输入电路的正确配置包括驱动放大器和紧随其后的 RC 网络（ RIN 与 CIN）。上文用于计算 16 位 SAR ADC 计算表中，外部 R-C 滤波器的时间常数 ( = RINCIN) ， k2(k2 = tAQ/) 介于 1112 之间。当 k 等于 11 或 12 时并不会降低信号链的性能。如对计算公式进行调整并减少 k2值则可能实现最佳性能。 充电池电路评估 采用图 6 所示电路，CIN 上的电荷在内部 ADC 采样开关 S1 关闭前后跟随输入电压变化，因此在定时评估 (timing evaluation) 时可忽略 RIN 的影响。图 7 为新型 SAR ADC 系统模型，两个电容 CIN 及 CSH 分别引入不同的初始电压，在转换的起始阶段，电荷快速通过RS1在 CIN 与 CSH 间重新分布。 图 7. SAR ADC输入端的 CIN 起到 “充电池 ”的作用。图 8 为图 7 容性输入级电路的简化电路。在对输入信号采样之前，图 8a 中的 S1 断开。输入电容 CIN 的初始电压为 VIN，采样电容 CSH 的电压为 VSH0。S1 在信号采样开始时闭合（图 8b）。当电荷在 CIN 与 CSH 间快速重新分布时，电容器电压 VIN 及 VCSH 开始变化并最终等值（图 8c）。 图 8 .外部及内部 ADC 电容的简化模型CIN 及 CSH 上的电量等于： 等式 7等式 8 S1 闭合后，CIN 与 CSH 之间重新分布电荷，CIN 与 CSH 可合并为一个等效电容 CTOT （图 8b 及图 c）。计算等效电容及电量的公式如下： 等式 9 等式 10 利用等式 7 10 可以计算出电容 CIN 与 CSH 重新分布后的等效电压： 等式 11 代入比值 CIN: CSH = a:1，等式 11 变换为： 等式 12 现在可以计算图 6 中 R-C 输入电路的时间常数。 等式 13 其中 VTOT(t) 为采样时间内电容 CTOT 的电压。 VTOT(t0)为采样时间起始点电容 CTOT 的电压（利用 等式 12） 。 如果我们希望达到 1 /2 LSB 精度，则需在采样时间内对 CTOT 进行充电直至电容 CTOT的输入电压精度达到 1/2 LSB 为止。 等式 14 等式 15 其中 VTOT(tAQ) 是采样周期终止点在电容 CTOT 的电压。 将 VTOT(t) 改为 VTOT(tAQ) 使等式 13 及等式 15 相等，可以得到： 等式 16 等式 17 现在可以利用等式 12 及等式 17 计算时间常数乘数 kX： 等式 18 从等式 18 可以看出，k3 与初始充电电压 VSH0 及外部电容 CIN 电容值之间存在函数关系。以 ADS8361 为例，16 位 SAR ADC 的输入频率较低 (fIN fS/10)，在计算时应取 CSH 的初始充电电压 VSH0 的值等于满量程输入电压的一半。另一方面，对于转换器输入端的多路复用信号应将 VSH0 设定为 0V。根据上述假定，等式 18 则可简化为： 等式 19 表 2 列出了 k3值随 CIN变化情况 ADC 分辨率（位）) CIN(pF)aCIN/CSH（比值） k31/2 LSB 精度、1/2N+1 条件下的时间常数乘数）RIN (W)16 200 8 9.59 1,57616 400 16 8.95 89416 1000 40 8.07 41116 4000 160 6.70 126注：采用最差条件值，VIN = 满量程电压或 2N、VSH0 = 0V 表 2. k3 为 16 位 SAR ADC 的 图 6 应用中的时间常数值，其中采样时间 tAQ 等于3.4s，由此可以得到 CIN 及 RIN 值。 CSH = 25 pF。表 2 列出了图 6 中 16 位 SAR ADC 较低值时间常数乘数 k3。 测试结果 图 9 为按照图 6 配置对 16 位转换器 ADS8361 的测试结果。从测试结果可以看出，当 k3 6 时，ADS8361 的 SNR、SFDR 及 SINAD 性能保持良好。该结果与表 1 中推算的乘数k1 11.1 和 11.78不同。 图 9.图 6 电路的 测试结果，电路中有源器件 ADS8361（ 16 位 ADC）及 OPA350（单端电源CMOS 放大器）均由 TI 生产。图 9 中，16 位 ADS8361 SAR ADC 的采样率为 200 ksps (tAQ=3.4 s)。输入信号频率为10 kHz。等式 18 中 VSH0 的初始电压等于满量程电压的一半。采样电容 CSH 电容值为 25 pF，CIN 电容值为 2.2 nF。根据以上假设，等式 18 等价于： 等式 20 请注意，图 9 中 SFDR 性能提高约为 5 dB。 简化的 RC 电路总是很有用 图 6 所显示的 SAR ADC 输入电路主要设计原理包括如下： 1. 2. （适用于多路复用信号） 3. （适用于较低频率输入信号） 注：a = CIN/CSH要最大化系统 SNR 值，则需要尽量增大 CIN 及运算放大器驱动能力。CIN 采用精度为 5% 的 COG 或银云母 (silver Mica) 电容可以保持 ADC 总谐波失真 (THD)。RIN 值主要由采样时间、CIN 值及运算放大器驱动能力决定。RIN 的作用是“隔离”放大器 U1 与负载电容 CIN，应该选择精度为 1 的金属薄膜电容，以确保低噪声及良好性能。 运算放大器与 SAR ADC 之间的 RC 滤波器可能影响放大器的稳定性，如欲了解运算放大器选择及稳定性的详细信息，敬请参考参考资料 5 。作者特别鸣谢 Art Kay 的帮助。 参考资料： 1. 选自：应用报告 SBAA081中“利用 SAR A/D 转换器测量马达控制应用中的电流”章节，作者：Oljaca, M.、McEldowney, J，2002 年发表，可从下列网址下载： (/general/docs/techdocsabstract.tsp?abstractName=sbaa081) 2. 选自：AnalogZONE：采集区域中“设计 SAR ADC 驱动电路第一部分”，作者： Downs, R. 与 Oljaca, M，2005 年发表，可从下列网址下载： (/acqt0221.pdf) 3. 选自：TI 应用报告 SBAA127中“ADS8342 SAR ADC 输入”章节，作者：Oljaca, M 与 Mappes, B，2005 年发表，可从下列网址下载：(/general/docs/techdocsabstract.tsp?abstractName=sbaa127) 4. 选自：AnalogZONE：采样区域中“设计 SAR ADC 驱动电路第二部分”，作者：Downs, R 与 Oljaca, M，2005 年发表，可从下列网址下载： (