数字电路参考题

1数字电路与逻辑设计综合练习题及解答第一部分 习题一、填空1将十进制数转换成等值的二进制数、十六进制数。（51625） 10 = （ ） 2= （ ） 162（1997） 10= （ ） 余 3BCD= （ ）8421BCD3（BF.5 ） 16= （ ） 24一位二进制数只有 2 个数，四位二进制数有 个数；为计 64 个数，需要 位二进制数。5二进制数（1101.1011）2 的等值八进制数是（ ）8。6二进制数（1101.101）2 的等值十进制数是（ ）10。7.欲对 100 个对象进行二进制编码，则至少需要（ ）位二进制数。8.二进制数为 000000111111 能代表（ ）个十进制整数。9为将信息码 10110010 配成奇校验码，其配奇位的逻辑值为 ；为将信息码 01101101 配成偶校验码，其配偶位的逻辑值为 。10格雷码的特点是 。11n 变量函数的每一个最小项有 个相领项。12当 时，同一逻辑函数的两个最小项 （ ）。jijim13 变量的逻辑函数， 为最小项，则有 （ ）。im120ni14逻辑函数 的反函数 （ ）。DCBAFF15逻辑函数 的对偶函数 是 （ ）。)(16多变量同或运算时， 0，则 0 的个数必须为（ ）。ix17逻辑函数 的最小项表达式为 （ ABBAF1),( ),(CBAF）。18. 逻辑函数 的最简与或式为 F)14,20()1,8432,(),(mDC( )。19逻辑函数 （ ）。)(,( CBABAF的 最 简 与 或 式 为20巳知函数的对偶式 ，则它的原函数 F（ D),(）。* * * * *21.正逻辑约定是（ ）、（ ）。222双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为 时间，它由时间和 时间两部分组成，可用等式 描述。23双极型三极管由饱和状态过渡到截止状态所需的过渡时间称为 时间，它由时间和 时间两部分组成，可用等式 描述。24三极管反相器（或与非门）带灌电流负载时，负载电流的方向是从 ，此时反相器（或与非门）输出 电平。25三极管反相器（或与非门）带拉电流负载时，负载电流的方向是从 ，此时反相器（或与非门）输出 电平。26输入端的噪声容限说明 。噪声容限越大说明该门的 。27TTL 与非门的导通延迟时间用 表示， 是截止延迟时间。平均传输延迟时间 t pd = 。28两个 OC 门的输出端（F 1 和 F 2 ）可以 ， 后的输出 F 与 F 1 、F 2 之间的逻辑关系是 ，并称这种连接的逻辑关系为 逻辑。29三态门的输出有三种状态，分别为： 态， 态和 态。30CMOS 门电路的两种基本单元电路是： 管和 管串接的 与管和 管并接的 。31ECL 电路的抗干扰能力 （填高或低），其工作速度在各种集成电路中 （填最高或最低）。32在 TTL 与 CMOS、ECL 电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是 和 问题。*33组合电路在逻辑功能上的特点是： 。34组合电路在电路结构上的特点是： 。35触发器的基本性质是 。36同步触发器和主从边沿触发器的根本区别在于， 。37与非门组成的基本触发器具有记忆能力的根本原因是由于 。38JK 触发器在任意状态下，为使次态为“0”，应使 J，K 。39T 触发器是一种 触发器，当 T1 时 ；T0 时 。40主从触发器只在 CP 沿改变状态，而维持阻塞触发器只在 CP 沿改变状态。同步触发器在 CP 时均可改变状态。*41时序电路按时钟脉冲的驱动情况可以分成 和 两大类。42计数器是一种能 的时序电路。43n 位同步二进制加计数器的构成方法是：将 n 个无空翻的触发器分别接成 触发器，3使 T ，进位 CO ，计数脉冲 CP 直接接触发器的 CP 端。44移存器的串入并出功能可以实现 。45设移位脉冲（CP）频率为 1MHz，某串行码经 16 级移存器串入串出后，其延时时间为 。二、选择题： 1等于（36.7）10 的 8421BCD 编码是（ ）。A. 0110110.101 B. 0011110.1110 C. 00110110.0111 D. 110110.1112（6B.2）16 等值二进制数是（ ）。A. 1101011.001 B. 01101010.01 C. 11101011.01 D. 01100111.013.若输入变量 A，B 全为 1 时，输出 F=0，则其输出与输入的关系是( )。A. 异或 B. 同或 C与非 D. 或非 4. 在何种情况下，“或非”运算的结果是逻辑“0”。( )A全部输入为“0” B全部输入为“1”C. 任一输入为“0”，其他输入为 “1” D. 任一输入为“1”5. , ,它们的逻)514,98,32(1F DACBAF2辑关系是（ ）。A. B. C. D. 和 互为对偶式2121 021F1F26.数字信号和模拟信号的不同之处是（ ）A. 数字信号在大小上不连续，时间上连续，而模拟信号则相反。B. 数字信号在大小上连续，时间上不连续，而模拟信号则相反。C. 数字信号在大小和时间上均不连续，而模拟信号则相反。D. 数字信号在大小和时间上均连续，而模拟信号则相反。7.已知 F= ，选出下列（ ）可以肯定使 F=0 的情况：CDABA. A=0,BC=1 B.B=1,C=1B. C=1,D=0 D.BC=1,D=18.一四输入端与非门，使其输出为 0 的输入变量取值组合有（ ）种。A. 15 B.8B. 7 D.19已知二变量输入逻辑门的输入 A、B 和输出 F 的波形如图所示，判断是（ ）逻辑门的波形。A.与非门 B.异或门C.同或门 D.无法判断10. 一个 16 选 1 的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有( )。AFB4A1 个 B. 2 个 C4 个 D8 个11摩尔型时序电路的输出( )A仅同当前外输入有关 B. 仅同电路内部状态有关C. 既与外输入也与内部状态有关 D. 与外输入和内部状态都无关12. n 个触发器构成的扭环计数器中，无效状态有( )个。A B n2C D1213一位 842lBCD 码计数器至少需要( )个触发器。A3 B4 C5 D1014时序逻辑电路中一定包含 。A. 触发器 B. 组合逻辑电路C. 移位寄存器 D. 译码器15由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是 F（）。A.AB B. C. D.BAABAB三、分析设计题1用代数法化简函数 FA 为最简与或表达式CDB2将函数式 FAB BCAC 化为最小项表达式3直接写出函数 FA 的对偶式 F，并用反演规则写出其反演式EF4试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式ABCD 00 01 11 100100 1 1 110111 1 1&ABABUC F55用卡诺图法化简为最简与或式F CAD （BC）A ADD6用卡诺图法化简为最简与或式F ），（） ，（ 1871509327化简逻辑函数 EF8卡诺图法化简函数 为最简与或式。)13,2987,653,(),(1mBAY四、 分析题1CMOS 线路图如图所示，写出 F 的逻辑式，说明它是何种门电路。2电路如图所示，试对应于 A、B、C 端的波形画出该电路的输出波形。3分析如下逻辑图，求出 Y1 、Y 2 的逻辑式，列出真值表，指出逻辑功能。4. 设 A、B、C 为逻辑变量，试回答：（l）若已知 AB=A C，则 B=C，对吗？（2）若已知 AB=AC，则 B=C，对吗？（3）若已知 则B=C， 对吗？&EN1ENABBCYYABCFVDDAB 1&Y1Y2AB65. TTL 门电路组成图(a) (c)所示的电路。试写出函数 F1，F 2，F 3 的逻辑表达式。五、分析设计题1.试分析图中所示组合逻辑电路，B、C 为控制输入端，A 3 A2 A1 A0 为数据输入端。说明该电路具有哪几种逻辑功能。2用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长），或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，就表示举重失败。3某组合逻辑电路如图所示，分析该电路实现的逻辑功能。B F1C1A EN & B F2C 1A EN =1&AB F3CEN&ABEN(a) (b)(c)&1=1Y0A0&1=1Y1A1 &1=1Y2A2 &1=1Y3A3 1 1BC& & &YCBA OPNMRQ74下图中片 04 均为译码器，指出当输入代码为 A4 A3 A2 A1 A0=10101 时，片 03 中的哪一片工作？该片中的哪一条输出线有效？5 分析用四选一数据选择器构成的电路，写出 Y 的最简与或式。6 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。A B F0 00 11 1 10C13 8线译码器C0Y124567Y3S2S1BA 5V 1 1 F1F2E A 0 A 1片 4Y 0 Y 1 Y 2 Y 3E A 0 A 1 A 2片 1Y 0 Y 7E A 0 A 1 A 2片 0Y 0 Y 7E A 0 A 1 A 2片 2Y 0 Y 7E A 0 A 1 A 2片 3Y 0 Y 7A 0 A 1 A 2注：图中 E 为使能端A 3 A 4 I0I1I2I3A1 A0四选一SCYC“1”A B87 用一个四选一数据选择器设计实现下述逻辑功能的组合电路。8 用 8 选 1 数据选择器实现逻辑函数 F=（2，4，5，7）。9 试用下图所示的 4 选 1 数据选择器设计一组合电路。从电路的输入端（A、B、C、D）输入余 3BCD 码，输出为 F。当输入十进制数码 0、2、4、5、7 的对应余 3BCD 码时，F=1；输入其它余 3BCD 码时，F=0。（输入端允许用反变量）10用数据选择器组成的电路如图所示。试写出该电路输出函数的逻辑表达式。YI0I1I2I3A1 A0YSI0I1I2I3A1 A0四选一SYI0I1I2I3A2 A1 A0八选一SYI4I5I6I79六分析设计题1试画出如下逻辑电路的 P 端输出波形，要求对应 CP 输入时钟和 A 输入波形画出输出波形 P。已知维持阻塞 D 触发器的初始状态为“1”（忽略触发器的传输延迟时间）。2由主从 JK 触发器组成的逻辑电路如下图所示，试对应 CP 波形画出 Q 的波形。（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。3逻辑电路及 CP、A 的电压波形如下图所示，试画出 Q 的波形。（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。A0A1SI0I3I2I1 YAB&“0“CD“1“ Y四 选 一 数 据 选 择 器JKQ“1”“1”CPQDQACP &PPCPA104设 TTL 主从 JK 触发器的初态为“0”, 输入端的信号如图所示，画出输出端 Q 的波形。5.已知维持阻塞 D 触发器组成的电路，输入端的信号如图所示。（1）写出 Q 端的表达式。（2）说明 B 端的作用。（3）画出输出端 Q 的波形。七分析设计题174LS161 组成的时序逻辑电路如下图所示，请对应 CP 波形画出输出 Q0 Q1 Q2 Q3 的波形。CP 1DC1AB DRDS QQCPAQB&“1“D QACPACPQ 1CPJQK112用 74LS195 连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F 端的脉码序列及其循环周期。3用 74LS195 连接成的电路如下图所示，试分析该电路，列出状态表，画出完整状态图，并指出其逻辑功能。4用 74LS195 中规模移存器设计一个 4 进制环形计数器。（初态为 0001）。5用 74LS161 设计一个进位预置型十三进制计数器。6试