【精品】第4章 时序电路基础35

第 4章 时序电路基础时序电路：1.当前的输出不仅和当前的输入有关，而且和历史的输入有关，和当前的电路状态有关。2.用记忆元件记录历史的输入过程，记忆元件有两种状态 0和 1。R S: 01-11 Q: 0-0R S: 10-11 Q: 1-1时序电路基础l4-1 集成触发器l4-2 同步时序电路l4-3 集成计数器其及应用l4-4 集成移位寄存器其及应用l4-5 随机访问存储器l4-6 应用实例l4-1-1 基本 R-S触发器l4-1-2 时钟 R-S触发器l4-1-3 D 触发器l4-1-4 J-K 触发器l4-1-5 T 与 T 触发器l4-1-6 触发器小结l4-1-7 异步计数器4-1 集成触发器触发器： 一种常用的记忆元件，有两个状态 0和 1。4-1-1 基本 R-S触发器基本 R-S触发器：最简单的触发器，是构成其他触发器的基础。一、与非门构成的基本 R-S触发器二、基本 R-S触发器的工作波形三、基本 R-S触发器的应用四、或非门构成的基本 R-S触发器一、与非门构成的基本 R-S触发器与非门构成的基本 R-S触发器逻辑符号状态图状态真值表状态卡诺图激励表二、基本 R-S触发器的工作波形三、基本 R-S触发器的应用消抖动开关四、或非门构成的基本 R-S触发器或非门 构成的基本 R-S触发器逻辑符号 74279 CD40434-1-2 时钟 R-S触发器时钟 R-S触发器：状态的变化由时钟脉冲控制，而如何变化由输入决定。一、时钟 R-S触发器二、时钟 R-S触发器的工作波形三、时钟 R-S触发器的应用四、时钟 R-S触发器的空翻现象一、时钟 R-S触发器时钟 R-S触发器逻辑符号状态图状态卡诺图真值表二、时钟 R-S触发器的波形图三、时钟 R-S触发器的应用数据锁存器：四、时钟 R-S触发器的空翻现象空翻现象： 在一个 CP周期内，触发器状态发生一次以上的翻转现象。在 CP为高时，不允许输入信号变化。4-1-3 D 触发器一、上升沿触发的 D触发器二、 D触发器的工作波形三、 D触发器的脉冲工作特性四、 D触发器的应用五、 常用的 D触发器一、上升沿触发的 D触发器上升沿触发的 D触发器：在 CP脉冲的上升沿，激励端 D的输入将置入触发器。D触发器逻辑符号 状态图状态 卡诺图7474SD RD CP D Qn+1L H H L L L H H HH H LH H L HLHLQn二、 D触发器的工作波形三、 D触发器的脉冲工作特性tset: 建立时间th: 保持时间TWH: 时钟高电平持续时间TWL: 时钟低电平持续时间Tpd: 延时时间四、 D触发器的应用1、 D触发器组成移位寄存器2、 D触发器组成二进制计数器又称为二分频器3、 D触发器组成十六二进制加法计数器五、常用的 D触发器4-1-4 J-K触发器一、下降沿触发的 J-K触发器二、 主从型 J-K触发器三、 J-K触发器的应用四、 常用的 J-K触发器一、下降沿触发的 J-K触发器逻辑符号真值表状态图 状态卡诺图激励表下降沿触发的 J-K触发器的工作波形二、主从型 J-K触发器在上升沿处取 J、 K的值，而在下降沿处才变化。一般要求在 CP=1期间， J、 K保持不变。SD RD CP J K Qn+10 1 1 0 0 0 1 1 0 01 1 0 11 1 1 01 1 1 11 1 0 10Qn01QnQn三、 J-K触发器的应用J-K触发器组成二进制计数器J-K触发器组成十六进制减法计数器四、常用的 J-K