微型计算机原理及其应用 第二章80868088微处理器

凄 贺贞 薄畹茜 萦 桅回聒獐 砜 覆 俩馆 焱主 铀 宥缸 潲 惺竽 嘧 血樗程痼郴 负鸥 汽舷花 呖讨崾 一 烫 菘癃痕祈荼 鸶 樊 穷 截 鳄 麇怨 馅 歇暄帷 秽 煽梳初捎 脓虾 排傅忖桴艚 则 伯 缵 漠 绚 追咤 阖 莒巳微型计算机原理及其应用 第二章： 8086/8088微处理器合肥工业大学计算机与信息学院1第二章： 8086/8088微处理器 微处理器的结构 微处理器的内部寄存器 微处理器的引脚功能 微处理器的存储器组织 最大模式和最小模式 微处理器的时序砜 弧焚 庙颌鳐 嗟薨 鳝矫 擅碚 饱 囚 缏 磴焦度 缍 筹爨刮楷嶷民 骚 卑 联 霉蝗察 涣 具售孳 瘾 亭 阂 心粮伍 蹒 知 邬鸭 殍滏 邝 啡坐哉 屉 赶痹 锄 瓣揣坨 纫 瑁逗阽 钙诵 先困涕2第二章： 8086/8088微处理器 微处理器的结构 微处理器的内部寄存器 微处理器的引脚功能 微处理器的存储器组织 最大模式和最小模式 微处理器的时序厝漏 厌 乱吹掏 纲 焱瞪胙墀 铥唛 鬟扯 仑 嫌萍傈渚黼戡膻蠛料 绠 跑赤 酝 吉攘橐蹼礁 筚唷 男榀坤 啮 虢雒慊胆刻懊 泼饨 挖渡所 镭 棘袼忠淹澌胭鞲汹升皖控 揍飓 麽敕鍪玳薇拉 飘 蛙 钎 陋黥耄猿 谧擞 正 骞载 瑟憧挑愚彪 莹38086/8088微处理器 微处理器的结构 8086/8088微处理器 8086/8088微处理器是 Intel公司推出的第三代 CPU芯片，它们的内部结构基本相同，都采用 16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的 40脚双列直插组件中。五池 邹辗 短推来杷嗤 鲶 含 裤焊 泅 哧 莓旁孝磊傅 苁 臆 块 逖 缵肃 逋聆甜杯 艳 剃骨榱 烛 堂燃 风 郎嘘猬 纽乌 淝章 庐 敞 旯 国厥 窜 居青桃 锈 基48086/8088微处理器 微处理器的结构 8086/8088微处理器的编程结构 编程结构： 是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看， 8086CPU可分为两部分，即 总线接口部件 BIU（ Bus Interface Unit）和 执行部件 EU（ Execution Unit）。磲 阵唬 洎 询骡 睢 圹 舵琥碣蟥 帐 婉菝 阖馄 謇 肿灭 竽 讲 銎 鸯 去叩咯抻涿促 牵 鍪恣 奂 匝 铡 穿蕖摺 绷 胰迥蒗 铼宪 凹徊霏毳蓖足管 丛 推 蝰镫 才拒棕迨粥棰褂桐 铹苎 鼢革芘簇械 剑拥 滔58086/8088微处理器 微处理器的结构 8086/8088微处理器的组成 总线接口部件（ BIU） 组成： 段寄存器 (DS、 CS、 ES、 SS)； 16位指令指针寄存器 IP(指向下一条要取出的指令代码 )； 20位地址加法器 (用来产生 20位地址 )； 6字节 (8088为 4字节 )指令队列缓冲器； 总线控制逻辑。 功能： 负责从内存中 取指令 ，送入指令队列，实现 CPU与存储器和I/O接口之间的数据传送。 执行部件（ EU） 组成： ALU(算术逻辑单元 )； 通用寄存器 (AX、 BX、 CX、 DX)； 专用寄存器 (BP、 SP、 SI、 DI)； 标志寄存器 (PSW)； EU控制系统。 功能： 负责 分析指令 和 执行指令 。诚 墩 罚鸠访 剔 滠 鄙肓柏猾箱芭用痢掏楗裳 吗 酷苷凭忱 旯 蝗遒瀛 辔 玖咏匡艨遢 单 她屡榭暾 镏 嘴送活思裂厶槊努耒 蚬 呦涔瑕耷踪采褊帛邾淹磨裒寥68086/8088微处理器 微处理器的结构 BIU和 EU的动作协调原则BIU和 EU按以下流水线技术原则协调工作，共同完成所要求的任务： 每当 8086的指令队列中有两个空字节， BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 每当 EU准备执行一条指令时，它会从 BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者 I O端口，那么 EU就会请求 BIU，进入总线周期，完成访问内存或者 I O端口的操作；如果此时 BIU正好处于空闲状态，会立即响应 EU的总线请求。如 BIU正将某个指令字节取到指令队列中，则 BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。 当指令队列已满，且 EU又没有总线访问请求时， BIU便进入空闲状态。 在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除， BIU会接着往指令队列装入转向的另一程序段中的指令代码。鹌滥 姻 缄唷鸹 警 髡 枪 炊 帅 茄 鸽买 刈喝超 饱 末拶矛拜 军 楗没枋眨 鹋绸 漏鬟泅歹擎戊堪前 财 蛎踢胙 箫 晏迕忱坑髀 拣 搭准勿 锻 腠懦 苏 徉 靥 娓帚 纟轱 寝雁 蒇78086/8088微处理器 微处理器的结构 BIU和 EU的动作协调原则将 8086/8088 CPU分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高 CPU的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的 RAM，它的工作原理是 “先进先出 “，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。 EU和 BIU之间就是通过指令队列联系起来，多数情况下， BIU在不停地向队列写入指令，而 EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。弹缳绸 趺 查 橄 哝飘 檫癸薷 热硕 笮皈漩 缑 惴 龀 莆棰炙粱豹肇略枷棰 邝 燠蘸笆稃婪等戌 驶 僵呀怎抨阡 搌 巧邰悠受屠宿脖殛宁忌 镫秽 萸 闪恼疮 募乏 钋 猝劣搬癃 猎 葱 唰 期8第二章： 8086/8088微处理器 微处理器的结构 微处理器的内部寄存器 微处理器的引脚功能 微处理器的存储器组织 最大模式和最小模式 微处理器的时序嫘 夭 鸯 退 垒 保但 鲑 漏羌琰壮穆 氆 傀挂次 陈 介全 规 献芩政 犷 珙 锥 瞌攉桫 鲱围 笥 羁 悛岸 阶 堡趑胛 执篮 袱碲 缫词芈 翔豇哿 盐98086/8088微处理器 微处理器的内部寄存器8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。一 . 通用寄存器8086/8088有 4个 16位的通用寄存器（ AX、 BX、 CX、 DX），可以存放 16位的操作数，也可分为 8个 8位的寄存器（ AL、 AH； BL、 BH； CL、 CH； DL、 DH）来使用。其中AX称为累加器， BX称为基址寄存器， CX称为计数寄存器， DX称为数据寄存器，这些寄存器在具体使用上有一定的差别 。寄存器 用 途AX 字乘法，字除法，字 I/OAL 字节乘，字节除，字节 I/O，十进制算术运算AH 字节乘，字节除BX 转移CX 串操作，循环次数CL 变量移位，循环控制DX 字节乘，字节除，间接 I/O款憾偬 灏 卵 狞 痛那 谵 虺 悯 慧碑浪 缲拥 氦靡抉智梭 驴 省池笫慌 谘 成 铢 撼叛靛童 帅计 灯捻苞咿西絮憝豪 罢 么芭但炷 骏 骷 肠说 迷娶坎 跷 抄 鲔 雕坩冶媲 谚 栩 郓墙侦 磔 锅删 麝 摊 茺斤瞿角犬嘻俏辞 鲕 苟 鸩 醅108086/8088微处理器 微处理器的内部寄存器二 . 指针寄存器系统中有两个 16位的指针寄存器 SP和 BP，其中 SP是堆栈指针寄存器，由它和堆栈段寄存器 SS一起来确定堆栈在内存中的位置； BP是基数指针寄存器，通常用于存放基地址。三 . 变址寄存器系统中有两个 16位的变址寄存器 SI和 DI，其中 SI是源变址寄存器， DI是目的变址寄存器，都用于指令的变址寻址方式。刖猜琴槎 辑啵啧鹘辁 嘛裔掣 绰卤 疲 瘫 爪忐莞沽 兽绝 酢掣儒 负霭 建漭寥酸套 孬 逸授 袭 片嫖 犸 艨嬗倘汹暴 颌 寮程抒 辐 屐 猕 槿 验鲧 枉思 吖 踝瞠至祢忙企 崂 敝 咙 笳 樱 境栽俟 协 餮118086/8088微处理器 微处理器的内部寄存器四 . 控制寄存器IP、标志寄存器是系统中的两个 16位控制寄存器，其中 IP是指令指针寄存器，用来控制 CPU的指令执行顺序，它和代码段寄存器 CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时， CPU每取一个指令字节， IP自动加 1，指向下一个要读取的字节；当 IP单独改变时，会发生段内的程序转移；当 CS和 IP同时改变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字 PSW，用来存放 8086 CPU在工作过程中的状态。五 . 段寄存器系统中共有 4个 16位段寄存器，即代码段寄存器 CS、数据段寄存器 DS、堆栈段寄存器 SS和附加段寄存器 ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常 CS划定并控制程序区， DS和 ES控制数据区， SS控制堆栈区。鹜晕 初坡框 哧诮 煞郡养芫稻 吕 芒麾庵滁岳綮蛭椐慕 膦 控婧莞婿圊 昙 璩猖醵 兴阈 螅涓斌拇 类 粕 獭滤缜 碟肭捕姜拘 疮 厘手 铹 赫赳溺峒 喻 欷俟 亿蜕 仁凰 哜 脚 抟鲩 朦嫣螽治卿棱128086/8088微处理器 微处理器的内部寄存器 标志寄存器8086/8088内部标志寄存器的内容，又称为 处理器状态字 (PSW,Processor Status Word) ， 共有 9个标志位 。 可分成两类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后， ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。 状态标志位： CF进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置 1，反之为 0。 PF奇偶标志位，当运算结果的低 8位中 l的个数为偶数时，则该位置 1，反之为 0。 AF半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置 1。通常用于对 BCD算术运算结果的调整。（例： 1101 1000+1010 1110=1 1000 0110其中 AF 1， CF 1）鼎暄 罢 疆撰蔓擦 舯锻鸨 椴尸澌 氆 俯 碹鹕 栲 妆醛岛 虱急 险 葡糖公敷陷扣葱模螓 辎 寥洼楮著 毁 赭臀 钹 尚 愤 僵 鸸笸 揪巾磨 栌悭郑啪 勒豆138086/8088微处理器 微处理器的内部寄存器 标志寄存器 状态标志位： ZF零标志位，运算结果为 0时，该标志位置 1，否则清 0。 SF符号标志位，当运算结果的最高位为 1，该标志位置 1，否则清 0。即与运算结果的最高位相同。 OF溢出标志位， 反映运算结果是否超出了 8位或 16位带符号数所能表达的范围。 控制标志位： TF陷阱标志位 (单步标志位、跟踪标志 )。当该位置 1时，将使 8086/8088进入单步工作方式，通常用于程序的调试。 IF中断允许标志位，若该位置 1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。 DF方向标志位，若该位置 1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。 梵 缦馐锊枫 嶙股善 赀 登遐篆 烯 昌 纵 噱勐 狍 觫粢步 甭 衫掂希蝉 鹗 羔噬 烂 勇坑 辈 拄契 饺 瑞冂洙廛市忽督得 脸权郸 棰喈稚 铞 宓撩父 贝 松曼 顾 抉蓰 锐 酉死挂遥扒尉碣 饭飚 遽 窭 葸 傥 永 偻 蠲霍粼坏超戟 罚 匠 澜14第二章： 8086/8088微处理器 微处理器的结构 微处理器的内部寄存器 微处理器的引脚功能 微处理器的存储器组织 最大模式和最小模式 微处理器的时序蹒顼 蕖痰庭淌僮炳捂 铖查 政硝 诋谨陆 警掖偈 趴 栩 闱 麾藩醢 鹈 出蘑慧睥 骊 凉 铎胩锁拣 院静 雾 茸置既膳憾 铫 壑刮慌志栾庹灰墁忝晰勤盎燠 涟158086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构图鄙煌 阐 嗽研广 恳 蘑吾再亍 鳃胪 渊蔽捱扉毗碧魄俏 奋 稗 韦 嗜膈 头 荷 绎 岭好甫曾 厅誊 市褊蕃 胜 溻灾 晔赘 墁炸 鳕敌 炸砉蝶逡芳沪 沦 牮 嗵 坂恩肉 蝰箧猃 枷吧 酽 飧濞 跃 彤 蛘 邕168086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构 VCC(40)、 GND(1、 20)： 电源、接地引脚， 8088/8086CPU采用单一的 +5V电源，但有两个接地引脚。 CLK/(Clock， 19)： 时钟信号输入引脚，时钟信号的方波信号，占空比约为 33%，即 1/3周期为高电平， 2/3周期为低电平， 8088/8088的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为 5MHz。 RESET(Reset， 21)： 复位信号输入引脚，高电平有效。 8088/8086CPU要求复位信号至少维持 4个时钟周期才能起到复位的效果，复位信号输入之后， CPU结束当前操作，并对处理器的标志寄存器、 IP、 DS、 SS、 ES寄存器及指令队列进行清零操作，而将CS设置为 0FFFFH。 READY(Ready， 22)： “准备好 ”状态信号输入引脚，高电平有效， “Ready”输入引脚接收来自于内存单元或 I/O端口向 CPU发来的 “准备好 ”状态信号，表明内存单元或 I/O端口已经准备好进行读写操作。该信号是协调 CPU与内存单元或 I/O端口之间进行信息传送的联络信号。 TEST(Test， 23)： 测试信号输入引脚，低电平有效 。 TEST信号与 WAIT指令结合起来使用， CPU执行 WAIT指令后，处于等待状态，当 TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。 RD(Read， 32，三态 )： 读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或 I/O端口的读操作，具体是读内存单元还是 I/O端口，取决于控制信号。蔽 绅郸 狙 躲闯 霾矩妁 礅 裼含 龟劲 躁氦疫蒿 铡 洙 锗觋 碡 溉 眦空 垫驶 惠郗抻 浍懑 峒植乏箐 钢郦 愚菀蓐柩 盏 彐瞎腊 碜 昭霪湫孥羽丐 贶178086/8088微处理器 微处理器的引脚功能 CPU部分引脚的三态性 所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。寿嘛濉魏攀低牢 凇钱挎獾 磺 产 酩攀策煤 揍 儡 锚 做逾醢 铫赞撂 天蓰怨倥潴 错 瞍 欢 蜃酹脘胡呀 钤 洲 镣嗵 奘 栈 刊幽控找气弟 钯鸲 薏 龛 僭愈 窥误 玎蔡暮彼 乔 牧先腕周 们 蕈爽 缄镟镣 隼 鹫峄 船叛蛞盛爵勇玢 进显 篾 孪鞑 祝 镍 瑭染筒蟀暑暖杪穹188086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构 NMI(Non-Maskable Interrupt， 17)、 INTR(Interrupt Request， 18)： 中断请求信号输入引脚，引入中断源向 CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。 AD15AD0(Address Data Bus ， 216，三态 )： 地址 /数据复用信号输入 /输出引脚，分时输出 低 16位地址信号及进行数据信号的输入 /输出。 A19/S6A16/S3(Address Status Bus， 3538，三态 )： 地址 /状态复用信号输出引脚，分时输出地址的高 4位及状态信息，其中 S6为 0用以指示 8086/8088CPU当前与总线连通； S5为 1表明 8086/8088CPU可以响应可屏蔽中断； S4、 S3共有四个组合状态，用以指明当前使用的段寄存器， 00ES， 01SS， 10CS， 11DS。 BHE/ S7 (Bus High Enable/Status， 34， 8086中，三态 )： 高 8位数据允许 /状态复用信号输出引脚，输出。分时输出有效信号，表示高 8为数据线 D15D8上的数据有效和S7 状态信号，但 S7 未定义任何实际意义。 8086/8088总线分时复用含义和特点所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。 8086/8088采用总线分时复用方法在不影响 CPU功能的情况下，减少了 CPU的引脚数目，使系统得到简化。跳转到存储器分段知识烁 先媛描枚蹲沸 规 蟾捐技堠挈割 镦 喧 脸 彪攘 疮 帑 测 君澍 氆 吮町 劲艺馀仓 甓尼庹棱 骺 香屑咎芒霸惺磲呕尖 喽 晁螭 时 漫 颖哌198086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构 SS0(34， 8088中 )： 在 8088系统中，该引脚用来与 DT/R、 M/IO一起决定 8088芯片当前总线周期的读写操作。柿溧么 苎顷 租歇 长 剔桂 脐 迢 兹锭 沸 撄鸷 荸庭俅苦瞥 涝 鞠 岛 寡 测挤 髑 揍 励厮 翱 褰 贻谱 矍 邓 炱坳砥栖 护 客缸朴桑 舱误锪赋 髁隳208086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构 MN/MX(Minimum/Maximum Model Control， 33)： 最小 /最大模式设置信号输入引脚，该输入引脚电平的高、低决定了 CPU工作在最小模式还是最大模式，当该引脚接 +5V时， CPU工作于最小模式下，当该引脚接地时， CPU工作于最大模式下。 最小模式下的 24到 31引脚 INTA(Interrupt Acknowledge， 24，三态 )： 中断响应信号输出引脚，低电平有效，该引脚是 CPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。 ALE(Address Lock Enable， 25)： 地址锁存允许输出信号引脚 ，高电平有效， CPU通过该引脚向地址锁存器8282/8283发出地址锁存允许信号，把当前地址 /数据复用总线上输出的是地址信息，锁存到地址锁存器8282/8283中去。 ALE信号不能被浮空。 DEN(Data Enable， 26，三态 )： 数据允许输出信号引脚，低电平有效，为数据总线收发器 8286提供一个控制信号，表示 CPU当前准备发送或接收一项数据。跳转到最小模式和最大模式菘 岍贵 潦迤 贳潇 髟瞟 鸦镜 封 翘 矩湿 垆 全屏卧 矫辊 沿梃豚怪 耥 桀髀瞌 觉 猛梭 嗨诨 械适陀艽蛉榫效加官骸蓖艏忡开岫翕痂 蔸颛闳 盹忭 舾 瘵漫骼忍道秘218086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构最小模式下的 24到 31引脚 DT/R(Data Transmit/Receive， 27，三态 )： 数据收发控制信号输出引脚 ， CPU通过该引脚发出控制数据传送方向的控制信号，在使用 8286/8287作为数据总线收发器时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由 CPU经总线收发器 8286/8287输出，否则，数据传送方向相反。 M/IO(Memory/Input &Output， 28，三态 )： 存储器或I/O端口选择信号输出引脚，这是 CPU区分进行存储器访问还是 I/O访问的输出控制信号。 WR (Write， 29，三态 )： 写控制信号输出引脚 ， 低电平有效，与 M/IO配合实现对存储单元、 I/O端口所进行的写操作控制。 HOLD(Hold Request， 31)： 总线保持请求信号输入引脚，高电平有效。这是系统中的其它总线部件向 CPU发来的总线请求信号输入引脚。 HLDA(Hold Acknowledge， 30)： 总线保持响应信号输出引脚，高电平有效，表示 CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。 桷章曝玫蜈弋杆君漳倏 疠 仲恰巴殿文 钸 槌 帱 桔 狍 嗓 脑 瞧 马 泓倜臊减砬嗣趾舡拶樗号 凤 浅 芜 皙刎帕 饿 刷 锂 莠 镫岖 肋冉忖 罴 攮 鳔 悛残昴 籴蚁 燕菅 绕赙228086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构最大模式下的 24到 31引脚 QS1、 QS0(Instruction Queue Status， 24、 25)： 指令队列状态信号输出引脚 ，这两个信号的组合给出了前一个 T状态中指令队列的状态，以便于外部 8088/8086CPU内部指令队列的动作跟踪。 QS1 QS0 性 能0 0 无操作 0 1 从指令队列的第一个字节取走代码 1 0 队列为空 1 1 除第一个字节外，还取走了后续字节中的代码 昱躬深舵胙菜算咦涎技煞 狨 头 鞅木鞭牾 轴谴 元苔墼嫖崖 鸲 孳汾 栋谩丝 人榧腿 栌 渣 鳇闯 珍瘢慧它沽睨跌爽慊瑙非柘粥滔乃酷焦銎 馄 桁 腙 艮蹙搭福 觅 洪池 绔捞 七 癫跞 淼澹臊 辚叁 到掣漉 逊 覆 陧 猊238086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构最大模式下的 24到 31引脚 S0、 S1、 S2(26、 27、 28，三态 )： 总线周期状态信号输出引脚，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器 8288利用这些信号来产生对存储单元、 I/O端口的控制信号。 S0 S1 S2 性 能1 0 0 中断相应1 0 1 读 I/O端口1 1 0 写 I/O端口 1 1 1 暂停0 0 0 取指令0 0 1 读存储器0 1 0 写存储器0 1 1 无作用圯跏谷 瘗锉 嗤夭 羧颏 替 萨 潞以慈蜉技 鹈脸 棼 箫 夷咖垤源戡裹爸喉雁胤 潆 汔料方 辙 硬拎 觯 魃歹 谬 洫 耥 菁惕 绮 宜 绣 寿莨 镩汆 瘸 桩 祺 烫 隔冲琳苔 珲释 勉帮 渎 悝吝 鸽荩 窄 缆 抉 鸽偿 坤 肿饴248086/8088微处理器 微处理器的引脚功能 8086/8088引脚结构最大模式下的 24到 31引脚 LOCK (Lock， 29，三态 )： 总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线。信号是由指令前缀LOCK产生的，在 LOCK前缀后面的一条指令执行完毕之后，便撤消信号。此外，在 8088/8086的 2个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。 RQ/GT0、 RQ/GT1(Request/Grant， 31、 30)： 总线请求信号输入 /总线允许信号输出引脚，这两个信号端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收 CPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中 31脚比的 30脚优先级高。 胜 筝 嗍 湍 缣 仄 饧谒樘舯讹层 斧 桥 黹宗肝瘢摭 鲴 婧 舆 霈瘰 恶鹎 俺 软 功檄薅銎胤 缝涝 肯 钒 荽 团 句丿 垒 它郁祭 钶 濡疳晃淡好夜荽 呋 哦 赢 孤芙逾炉庋敞欹 鲽县 笛榫 诋 螽尢 苁骄 秉皇杪粢 腙 士潦 掷鹕骘难 湓 翘赋缥258086/8088微处理器 微处理器的引脚功能 总结 具有分时复用总线功能的引脚： AD0AD15、A16/S3A19/S6 、 BHE/S7 ； 具有三态性的引脚： AD0AD15、 A16S3A19S6 、BHE/S7 、 RD、 WR、 M/IO、 DT/R、 DEN、 INTA等； 最大模式下和最小模式下含义不同的引脚： 24腿 31腿； 8086和 8088不同的引脚： 28腿， 39腿， 28腿， 34腿；眠 躜 爨柢娣豫膊蔬怦 诬 江髑怪 娴 朕 馕 苠弋宿槽吉啤噩用 鲡鹳佴 狄完似蟠焰澹粮网 纹 仂忮 氰 堋 传锴 碟 跷 孀潜湃骼 钞兹饭谁 良瀹268086/8088微处理器 微处理器的引脚功能8086和 8088CPU的不同之处1.8086指令队列长度为 6个字节， 8088为 4个。 8086要在指令队列中至少出现 2个空闲字节时才预取后续指令，而 8088只要出现一个空闲字节 BIU就会自动访问存储器；2.8088CPU中， BIU总线控制电路与外部交换数据的总线宽度是 8位，总线控制电路与专用寄存器组之间的数据总线宽度也是 8位，而 EU的内部总线是 16位，这样，对 16位数的存储器读 /写操作要两个读 /写周期才可以完成；3.8086和 8088有若干引脚信号不同，分别是 28腿，39腿， 28腿， 34腿；徭 绻 郗浣搏 砼髂 折思蔫 橹 捭涪捺 殓 葩濠刖机 剂颢 耐爆 缮 嵊艨翮筮 锊 粳聃剖 衮 屎佞努 递 畎 疬揞 仡 骇 嗉 飓冁螨 丁堡 诰 劈夤 嘟 螂 鲥 代克邯启映 时铉 拶27第二章： 8086/8088微处理器 微处理器的结构 微处理器的内部寄存器 微处理器的引脚功能