eda实习报告展示.docx

eda 实习报告展示 中国地质大学 实习名称 ： 专业：班级序号： 姓 名： 指导教师： 实验一 3/8 译码器的实现 一 实验目的 1 学习 Quartus 的基本操作； 2 熟悉教学实验箱的使用； 3 设计一个 3/8 译码器； 4 初步掌握 VHDL 语言和原理图的设计输入，编译， 仿真和调试过程； 二 实验说明 .本次实验要求应用 VHDL 语言实现一个 3/8 译码器。 3/8 译码器的逻辑功能如下： 本实验要求使用 VHDL 语言描述 3/8 译码器，并在实验 平台上面实现这个译码器。描述的时候要注意 VHDL 语言的 结构和语法，并熟悉 Quartus的文本编辑器的使用方法。 尝试使用不同的 VHDL 语言描述语句实现 3/8 译码器，并查 看其 RTL 结构区别，理解不同描述方法对综合结果的影响。 将程序下载到实验箱上分别用按键和 LED 作为输入和输出 对结果进行验证，进一步熟悉所用 EDA 实验箱系统。所用 器件 EDA 实验箱、EP1K10TC100-3 器件。 三 实验步骤 按照教学课件QUARTUS II 使用方法 ，学习 Quartus 软件的使用方法： 1在 WINDOWS 界面双击 Quartus 图标进入 Quartus环境； 2单击 File 菜单下的 New Project Wizard: Introduction 按照向导里面的介绍新 建一个工程并把它保存到自己的路径下面。 ） 3单击 File 菜单下的 New，选择 VHDL File，后单击 OK，就能创建一个后缀名为.vhd 的文本文件。此 vhd 文件 名必须与设计实体名相同。另外，如果已经有设计文件存 在，可以按 File 菜单里面的 Open 来选择你的文件。 4. 输入完成后检查并保存，编译。 5. 改错并重新编译； 6. 建立仿真波形文件并进行仿真。 单击 File 菜单 下的 New， 选择 Vector WaveformFile，单击 OK，创建 一个后缀名为*.vwf 的仿真波形文件，按照课件上的方法 编辑输入波形，保存，进行仿真，验证仿真结果是否正确； 7. 选择器件及分配引脚，重新编译； 8. 根据引脚分配在试验箱上进行连线，使用 LED 进 行显示； 9. 程序下载，观察实验结果并记录； 四 实验要求 1用 VHDL 语言编写 3/8 译码器； 2编写 3/8 译码器模块的源程序； 3在 QuartusII 平台上仿真； 4在实验板上面实现这个 3/8 译码器。 五、源程序： LIBRARY IEEE; USE _LOGIC_; ENTITY DECO3TO8 IS PORT ( S:IN STD_LOGIC_VECTOR(2 DOWNTO 0);- -输入端 3 个 端口 Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);-输出端 7 个端口 END ENTITY; ARCHITECTURE BEHAVE(转 载于: 在 点 网) OF DECO3TO8 IS BEGIN WITH S SELECT Y END BEHAVE; 仿真波形： 通过在实验板上的操作，可以看到当改变 S2，S1，S0 的值时，对应的 LED 灯会亮。 心得体会 在本次实验中我学会了用 VHDL 语言编写简单的程序， 检查程序的错误，如何仿真程序以及如何用实验箱观察实 验结果。在本次实验中我觉得软件应用仿真比较简单，只 是实验箱不好用，找了好几个才找到一个能用的实验箱， 浪费了好多时间。在以后的实习中一定要先找好好用的实 验箱。 实验二 BCD 七段显示译码器实验 一 实验目的 1了解和熟悉组合逻辑电路的设计方法和特点； 2. 掌握 LED 显示器的工作原理； 3设计一个 BCD 七段显示的译码器，并在实验箱上面 实现你的译码器。 二 实验说明 LED 数码显示器是数字系统实验里面经常使用的一种显 示器件，因为它经常显 示的是十进制或十六进制的数，所 以我们就要对实验里面所用到的二进制数进行译码，将它 们转换成十进制的或是十六进制的数。LED 数码显示器分为 共阴和共阳两种，本实验使用的是共阴的连接，高电平有 效。输入信号为 D0，D1，D2，D3，相应的输出 8 段为 a、b、c、d、e、f、g、Dp。它们的关系表格如下： 下图为译码器逻辑图，请按图进行连线。 贵州师范大学学生 实习报告 科目：EDA 实习 专业: 电气工程及其自动化 班级: 10 电气 姓名: 李启应 学号: 101401010202 实验项目名称：数字电子钟的设计 实验项目性质：普通试验 所属课程名称：VHDL 程序设计 一、 实验目的 1 学习 VHDL 语言的一些基本特点。 2 掌握 VHDL 程序的基本结构。 3 掌握 VHDL 程序设计方法。 4 要能够用 vhdl 语言读懂并编写 eda 程序，对 eda 设 计的总体框架能有较好的把握，掌握各模块的调用方式。 二、 实验内容和要求 设计一个数字时钟，显示时，分，秒，具体要求是： 具有时分秒计数显示功能，以 24 小时循环计时；数码管动 态显示时，分，秒；具有清零功能。 在软件工具平台上，进行 VHDL 语言的各模块编程输入、 编译实现和仿真验证。 三、 实验主要仪器设备和材料 计算机,开发环境 MAX-PLUSII,ZY11EDA 实验系统， VHDL 语言。 四、 实验方法、步骤及结果测试 1、设计思路： 数字钟的主体是计数器，它记录并显示接收到的秒脉 冲个数，其中秒和分位 60 进制计数器，小时为 24 进制计 数器，分别产生 3 位 BCD 码。BCD 码经译码，驱动后接数码 显示电路。 根据实验要求，将设计分为 5 个主要部分，时功能模 块、分功能模块、秒功能模块、扫描仪功能模块和 7 段 LED 功能模块。 在时、分、秒模块中，包括复位和预置数，其 主要思路如下： 秒钟的模块：设计一个 60 进制的计数器，以 clk 为其 时钟信号，每 60 个 clk 后产 生一个进位信号 CF 给分钟模块，作为分钟进程的响应 信号。 秒钟模块 VHDL 程序见附录 1: 仿真波形如下： 封装如下图： 分钟的模块：同理于秒钟的模块，设计一个 60 进制的 计数器，以 CFM 为其时钟信号，每 60 个 CFM 后产生一个进 位信号 CFM 给小时模块，作为小时模块进程的响应信号。 分钟模块 VHDL 程序见附录二: 仿真波形如下： 封装如下图： 小时的模块：为 24 进制计数器，在分的进位信号 CFM 的激发下计数，从 0 到 23 的时候产生一个信号 CFH，全部 清 0，重新开始计时。 小时模块 VHDL 程序见附录三: 仿真波形如下： 封装如下图： 扫描仪模块：在扫描仪内部，有一个 3-8 译码器的片 选信号，当 3-8 译码器的片选信号为 000 时，片选信号选 中 7 段 LED 模块中的秒的个位，当 3-8 译码器的片选信号 为 001 时，片选信号选中 7 段 LED 模块中的秒的十位，当 3-8 译码器的片选信号为 010 时，片选信号选中 7 段 LED 模 块中的分的个位，当 3-8 译码器的片选信号为 011 时，片 选信号选中 7 段 LED 模块中的分的十位，当 3-8 译码器的 片选信号为 100 时，片选信号选中 7 段 LED 模块中的时的 个位，当 3-8 译码器的片选信号为 101 时，片选信号选中 7 段 LED 模块中的时的十位，就这样动态扫描，当输入的时 钟信号频率很高的时候，就形成了我们的时钟。 扫描仪模块 VHDL 程序见附录四: 仿真波形如下： 封装如下图： 目录 实验一、3/8 译码器实现 . 2 一、实习目的： . . . 2 二、实验说明 . . . 2 三、实验步骤 . . . 2 四、实验结果 . . . 3 实验二、BCD 七段显示译码器 . 4 一、实验目的 . . . 4 二、实验说明及原理 . . . 4 三、实验要求 . . . 6 实验感想一 . . . 7 实验三、分频器的设计实现 . 7 一、 实验目的 . . . 7 二、 实验说明及原理 . 7 三、 实验要求 . . . 9 四、实验结果 . . . 9 实验四 动态扫描数码显示器 . 10 一、实验目的 . . . 10 二、实验说明及原理 . 10 三、实验要求 . . . 11 四、实验结果 . . . 11 感想心得二 . . . 12 实验五 24 进制数字钟的设计 . . 13 一、实验目的 . . . 13 二、实验说明及原理 . 13 三、实验要求 . . . 14 四、实验结果 . . . 15 感想心得三 . . . 35 实验一、3/8 译码器实现 一、实习目的： 1、学习 Quartus2 软件的使用方法 2、熟悉教学试验箱的使用 3、设计一个 3/8 译码器 4、初步掌握 VHDL 语言和原理图的设计输入，编译， 仿真和调试过程 二、实验说明 3/8 译码器的逻辑扩展功能如下： 本实验要求使用 VHDL 描述 3/8 译码器，并在实验平台 上上面实现这个译码器。描述的时候注意 VHDL 语言的结构 和语法，并熟悉 Quartus2 的文本编辑器的使用方法，尝试 使用不同的 VHDL 语言描述语句实现 3/8 译码器。将程序下 载到实验箱上，分别用按键和 LED 作为输入和输出对结果 进行验证，进一步熟悉所用 EDA 试验箱系统。 所用器件： EDA 试验箱、EP1K10TC1003 器件 原理：由三个输入端 A、B、C 和八个输出端 Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7 组成，输入输出用二进 制表示。 三、实验步骤 Quartus 软件的使用方法： 1）在 WINDOWS 界面双击 Quartus2 图标进入 Quartus2 环境 2）单击 file 菜单下的 New Project Wizard:Introduction 按照向导里面的介绍新建一个工程 并把它保存到自己的路径下面 3）单击 file 菜单下的 New，选择 VHDL File，后单击 OK，就能创建一个后缀为.vhd(*.bdf)的文件 4）输入完成后检查并保存，编译 5）改错并重新编译 6）建立仿真波形文件并进行仿真 7）选择器件及分配引脚，重新编译；根据引脚分配在 试验箱上进行连线，使用 LED 进行显示 8）程序下载，观察实验结果并记录 四、实验结果 1、3/8 译码器 LIBRARY IEEE; USE _LOGIC_; ENTITY yima IS PORT(A:IN STD_LOGIC_VECTOR(2 DOWNTO 0); DECODE38:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END; ARCHITECTURE one OF yima IS BEGIN PROCESS(A) BEGIN CASE A IS WHEN “000“ = DECODE38 WHEN “001“ = DECODE38 WHEN “010“ = DECODE38 WHEN “011“ = DECODE38 WHEN “100“ = DECODE38 WHEN “101“ = DECODE38 WHEN “110“ = DECODE38 WHEN “111“ = DECODE38 WHEN OTHERS = NULL; END CASE; END PROCESS; END; 2、波形仿真 实验二、BCD 七段显示译码器 一、实验目的 1、了解和熟悉组合逻辑电路的设计方法和特点 2、掌握 LED 显示器的工作原理 3、设计一个 BCD 七段显示的译码器，并在实验箱上实 现你的译码器 二、实验说明及原理 LED 数码显示是数字系统实验里面经常使用的一种器件， 以为它经常显示的是十进制或十六进制的数，所以我们就 要对实验里面用到的二进制数进行译码，将它们转换成十 进制的或是十六进制的数，LED 数码显示器分为共阴和共阳 极两种，本实验使用的是共阴的连接，高电平有效。输入 信号为 D0、D!、D2、D3，相应的输出 8 段位 a、b、c、d、e、f、g、Dp。它们的关系表格如下图： 下图为译码器逻辑图，请按图进行连线。 其中 A、B、C、D 按拨号开关， a、b、c、d、e、f、g、Dp 和使能端 AN 接数码显示接口， 管脚映射均为 I/O 口，映射后，通过拨号开关改变输入二 进制码，则输出数码管上显示相应的数值。 在实验中要注意显示器上每一段 LED 要和程序里面的 对应。 原理：七段译码器是纯组合电路，通常的小规模专用 IC，如 74 或