数电+组合逻辑电路.pdf

第四章 组合逻辑电路 订正作订正作 业：业： 图示的图示的cmos电路中，已知电路中，已知a、b、c波形，请写出波形，请写出l1l4 的表达式，并画出它们的输出波形。的表达式，并画出它们的输出波形。 babal+= 1 00 2 = al bcabcabcabl+=+=+=)( 3 = = = ) 1( )0( 1 4 cab c l 当当 当当 l1 l2 l3 l4 0 cab+= 第四章 组合逻辑电路 订正作订正作 业：业： 写出图示电路输出表达式，写出图示电路输出表达式， 说明这两个电路有何功能。说明这两个电路有何功能。 = = = )1( )0( 1 bz ba l 当当（高阻）（高阻） 当当 = = = )1( )0( 2 bz ba l 当当（高阻）（高阻） 当当 二者表达式相同，但作用不完全相同。二者表达式相同，但作用不完全相同。 电路（电路（a）是三态缓冲器，信号单向传输；）是三态缓冲器，信号单向传输； 电路（电路（b）是模拟开关，信号可双向传输。）是模拟开关，信号可双向传输。 第四章 组合逻辑电路 第四章 组合逻辑电路第四章 组合逻辑电路 4.1 组合逻辑电路的分析组合逻辑电路的分析 4.2 组合逻辑电路的设计组合逻辑电路的设计 4.3 常用中规模组合逻辑部件的原理和应用常用中规模组合逻辑部件的原理和应用 4.4 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 第四章 组合逻辑电路 掌握掌握 了解了解 （1）组合逻辑电路的分析方法）组合逻辑电路的分析方法 集成组合逻辑电路的应用方法集成组合逻辑电路的应用方法 熟熟悉悉 组合逻辑电路工作原理组合逻辑电路工作原理 （2）组合逻辑电路的设计方法）组合逻辑电路的设计方法 （3）编码器、译码器、全加器、数值比较器、数）编码器、译码器、全加器、数值比较器、数 据选择器、数据分配器的逻辑功能据选择器、数据分配器的逻辑功能 本章教学基本要求本章教学基本要求 第四章 组合逻辑电路 概 述概 述 任任何何时刻时刻的输出的输出仅取决于该时刻仅取决于该时刻输输入入 信号，信号，而而与电路原有的与电路原有的状状态态无无关。关。 数字电路按有无记忆性分类数字电路按有无记忆性分类 组合逻辑电路组合逻辑电路 时序时序逻辑电路逻辑电路 任任何何时刻时刻的输出不的输出不仅取决于该时刻仅取决于该时刻输输 入入信号，信号，而且而且与电路原有的与电路原有的状状态有态有 关。关。 组合逻辑电路的特点组合逻辑电路的特点 2.没没有有存储存储和和记忆记忆作用。作用。 1.由门由门电路电路构构成，成，没没有有反馈回反馈回路。路。 第四章 组合逻辑电路 概 述概 述 组合电路逻辑功能的表示方法组合电路逻辑功能的表示方法 常用组合逻辑电路常用组合逻辑电路 真值表，卡诺图，逻辑表达式，逻辑图，波形图真值表，卡诺图，逻辑表达式，逻辑图，波形图 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 数值比较器数值比较器 加法器加法器 只读存储器只读存储器 第四章 组合逻辑电路 分析目分析目 的：的： 根据给定电路，找出输出输入间的逻辑关系，根据给定电路，找出输出输入间的逻辑关系， 确定电路的功能。确定电路的功能。 逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值真值表表说明功能说明功能 分析方法分析方法：分析方法分析方法： 4.1 组合逻辑电路的分析组合逻辑电路的分析 第四章 组合逻辑电路 例例1 分析图分析图 4 - 2电路逻辑功能。电路逻辑功能。 解 第一步：写逻辑表达式。解 第一步：写逻辑表达式。 第二步： 列真值表。第二步： 列真值表。 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 fa b c & & & p n q f a b c & acbcabf= acbcab+= （多数多数表表决决器器） 第三第三 步：步：逻辑功能逻辑功能 描描 述述。 补充例题补充例题 写出图示电路的逻辑表达式，说明写出图示电路的逻辑表达式，说明其其功功 能。能。 a b y 1 1 1 1 解解1. 逐级逐级写出输出逻辑表达式写出输出逻辑表达式 ba+ baa+ bab+ babbaay+= 2. 化简化简 )(babbaay+= baab += 3. 列真值列真值表表 ba y 0 0 0 1 1 0 1 1 1 0 0 1 4. 功能功能 输输入入信号相同信号相同时时 输出输出为为1，否则为否则为0 同同或或。 第四章 组合逻辑电路 abbabay= abbaba+= )()(babbaa+= baba+= ba= 0 1 1 0 aby 00 01 1 0 11 ab aba abb b a y & & & & 补充例题：补充例题：分析图示电路的逻辑功能。分析图示电路的逻辑功能。 解解 ： 功能功能： 输输入入信号不同信号不同时时输出输出为为1，否则为否则为0 异或异或。 第四章 组合逻辑电路 例例 3 分析图分析图 4 -5 电路功能。电路功能。 & & & q r =1=1 a b ci ci 1 s p abcbac ii = + )( 1 i cbas= 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ci+1sa b ci 功能功能：一位一位二二进制数进制数的的加加法电路法电路 ai为被加数为被加数，bi为加数为加数，ci为低位为低位向向本位本位的的进位进位。 si为为和和数数，ci+1是是本位本位向向高位高位的的进位进位。 iiii abccbacbacba+= ii cbacba)()(+= abcba i +=)( abcbabca ii += 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 第四章 组合逻辑电路 4.2 组合逻辑电路的设计组合逻辑电路的设计 设计方法设计方法 逻辑逻辑抽象抽象 设设置变量置变量 赋值赋值 列真值列真值表表 写表达式写表达式 化简或变换化简或变换 画逻辑图画逻辑图 第四章 组合逻辑电路 设设定变量：定变量： 补充例补充例 1 用与非门设计一个三变量表决电用与非门设计一个三变量表决电 路。路。 解解 输输入入 a、b、c ，输出输出 y 状 状态态赋值：赋值： a、b、c 为为 1 表示表示 同同意意，0表示表示 不同不同意意。 y 为为1表示表示 通通过过，0表示表示 否决否决。 (1) 逻辑抽象逻辑抽象 (2) 列真值表列真值表 0 0 0 1 0 1 1 1 abcy 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 (3) 写输出表达式并写输出表达式并化简化简 (4) 画逻辑图画逻辑图 abccabcbabcay+= cabcbabc+= abacbc+= abacbc= 第四章 组合逻辑电路 补充例补充例 1 用与非门设计一个三变量表决电用与非门设计一个三变量表决电 路。路。 设设定变量：定变量： 解解 输输入入 a、b、c ，输出输出 y 状 状态态赋值：赋值： a、b、c 为为 1 表示表示 同同意意，0表示表示 不同不同意意。 y 为为1表示表示 通通过过，0表示表示 否决否决。 (1) 逻辑抽象逻辑抽象 (2) 列真值表列真值表 (3) 写输出表达式并化简写输出表达式并化简 (4) 画逻辑图画逻辑图 abccabcbabcay+= cabcbabc+= abacbc+= abacbc= a b y c & & ab bc 1 & ac & a b y c & & ab bc 1 & ac 第四章 组合逻辑电路 补充例补充例2 设计一个交通灯故障监视电路。正常情况下，红、设计一个交通灯故障监视电路。正常情况下，红、 黄、绿灯只有一个亮，否则为故障状态，发出报警信号。黄、绿灯只有一个亮，否则为故障状态，发出报警信号。 解解 (1)逻辑抽象逻辑抽象 输输入变量：入变量： 1 - - 亮亮 0 - - 灭灭 输出输出变量：变量： r（红红） y（黄黄） g（绿绿） z（有有无无故障故障） 1-有有 0-无无 (2) 列真值表列真值表 1 0 0 1 0 1 1 1 (3)卡诺卡诺图图化简化简 r yg 0 1 00011110 1 111 r y gz 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 ygrg rygyrz + += 第四章 组合逻辑电路 ygrgrygyrz+= (3) 画逻辑图画逻辑图 & 1 & & & 1 1 1 r g y z 补充例补充例2 设计设计一一个个交交通通灯故障监视灯故障监视电路。电路。正正常常情况下情况下，红红、 黄黄、绿灯绿灯只只有有一一个个亮亮，否则为否则为故障故障状状态，态，发发出出报警报警信号。信号。 第四章 组合逻辑电路 补充例补充例3设计一个举重裁判电路。在设计一个举重裁判电路。在 一名主裁判一名主裁判(a) 和两名副裁判和两名副裁判 (b、c) 中，必须两人以上中，必须两人以上(必有主裁判必有主裁判)认定认定 运动员的动作合格，试举才算成功。运动员的动作合格，试举才算成功。 (1)真值真值表表 abcy 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 解解 ： acab += abccabcbay+= (2)函函数数式式 (3)逻辑图逻辑图 acab = a b & c & 1 y a b & c & y & 第四章 组合逻辑电路 设设:a、b、c为为1表示赞成，为表示赞成，为0表示反对。表示反对。 f=1 表示通过，表示通过，f=0 表示否决。表示否决。 真值表如表所示。真值表如表所示。 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 fcba 解解 1. 逻辑逻辑抽象抽象，列列出出真值真值表。表。 3. 逻辑电路图逻辑电路图2. 函函数化简数化简 acabf+= acab= a b f c & & 1 & c ab 0 1 00011110 1 1 1 0 0 0 0 0 1 1 1 例例4 用与用与非门非门设计三设计三变量变量表表决决器，器，其其中中a具具有有否决否决 权权。 第四章 组合逻辑电路 例例5：设计一个组合电路，将：设计一个组合电路，将 8421bcd码变换为余码变换为余 3 码。码。 解：解： 8421bcd码不会出现码不会出现 10101111这六种状态，这六种状态， 故视为无关项。故视为无关项。 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 wxyzabcd十进制数十进制数 第四章 组合逻辑电路 w=a+bd+bc dcbdbcbx += w x 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 wxyzabcd十十进制数进制数 cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 1 1 1 1 1 cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 1 1 1 1 1 第四章 组合逻辑电路 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 wxyzabcd十进制数十进制数 dccdy += dz = 逻辑图（略）逻辑图（略） y z w=a+bd+bc dcbdbcbx += w x cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 1 1 1 1 1 cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 1 1 1 1 1 cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 111 11 cd ab 00 01 11 10 00 01 11 10 0 0 0 0 0 111 11 第四章 组合逻辑电路 小结：小结： 任任何何时刻时刻的输出的输出仅取决于该时刻仅取决于该时刻输输入入 信号，信号，而而与电路原有的与电路原有的状状态态无无关。关。 组合逻辑电路组合逻辑电路 逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值真值表表说明功能说明功能 分析方法分析方法：分析方法分析方法： 设计设计步步骤骤: 设设置变量置变量并并赋值赋值 msi组合逻辑电路一般都具有特定的功能（编码、译码、组合逻辑电路一般都具有特定的功能（编码、译码、 数据选择、数据分配、数值比较数据选择、数据分配、数值比较 .）。）。 一般来说一般来说msi的输出量或控制端都与最小项有某种联系。的输出量或控制端都与最小项有某种联系。 组合逻辑函数可用最小项之和表示，组合逻辑函数可用最小项之和表示， 组合逻辑函数可用组合逻辑函数可用msi实现。实现。 数字数字ic按集成度分类：按集成度分类： 小规模（小规模（ssi） 中规模（） 中规模（msi） 大规模（） 大规模（lsi） 超大规模） 超大规模 （vlsi） 1000门门/片片 100元件元件/片片 数字数字ic按记忆特性分类按记忆特性分类： 组合逻辑电路：无记忆，电路一般呈开环（无 反馈）。组合逻辑电路：无记忆，电路一般呈开环（无 反馈）。 时序逻辑电路：有记忆，电路有反馈。时序逻辑电路：有记忆，电路有反馈。 4.3 常用中规模组合逻辑部件的原理和应用常用中规模组合逻辑部件的原理和应用 第四章 组合逻辑电路 讲讲述述内容内容： 1、用门电路设计各种功能电路。、用门电路设计各种功能电路。（重点重点：理解理解各各 种种功能电路原理，组合逻辑电路分析功能电路原理，组合逻辑电路分析、设计设计思思路）路） 2、介绍专用集成芯片。、介绍专用集成芯片。（重点重点：学会学会分析分析芯片芯片功功 能能、看懂看懂并并使使用功能表）用功能表） 3、芯片的应用：、芯片的应用：级级联扩展及联扩展及其其应用应用 4.3 常用中规模组合逻辑部件的原理和应用常用中规模组合逻辑部件的原理和应用 第四章 组合逻辑电路 0 0 1 0 1 0 0 1 真真 值值 表表 函函数数式式 ba= 逻逻 辑辑 图图 符符 号号 s & a b =1 c co s ab c 4.3.1 半半加加器与全器与全加加器器 一、一、半半加加器设计器设计 a b s c 加数加数 被加数被加数 和和数数 向向高位进位高位进位 半半 加加 器器 _ babas+= 0 0 0 1 1 0 1 1 a b s c abc = 第四章 组合逻辑电路 二、全加器设计二、全加器设计 4.3.1 半加器与全加器半加器与全加器 一、半加器设计一、半加器设计 ai si ci 全全 加加 器器 bi ci- 1 ai + bi+ ci - 1 ( 低位进位低位进位 ) = si( 和和 ) ci( 向向高位进位高位进位 ) 1-1-1-1- iiiiiiiiiiiii cbacbacbacbas+= 1111 += iiiiiiiiiiiii cbacbacbacbac 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 cisiaibici- 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 第四章 组合逻辑电路 卡诺卡诺图图 ci- 1 aibi 0 1 00 01 11 10 si ci- 1 aibi 0 1 0001 11 10 ci 1 1 1 1 1 111 最最简简与与或或式式 圈圈 “ 1 ” 1-1-1-1- iiiiiiiiiiiii cbacbacbacbas+= 1111 += iiiiiiiiiiiii cbacbacbacbac 圈圈 “ 0 ” 1111 += iiiiiiiiiiiii cbacbacbacbas 11 += iiiiiii cbcabac 1111 += iiiiiiiiiiiii cbacbacbacbas 11 += iiiiiii cbcabac 第四章 组合逻辑电路 逻辑图逻辑图 (a) 用用与与门门和和或门或门实现实现 co ci si aibi ci- 1 ci si aibici- 1 ci & 1 111 ai sici bici- 1 1 圈圈 “ 1 ” 1111 += iiiiiiiiiiiii cbacbacbacbas 11 += iiiiiii cbcabac 第四章 组合逻辑电路 (b)用用与与或非门或非门实现实现(圈圈0取非取非) & 1 & 1 111 cisi aibici- 1 还还可可以以通通过过变换变换，用，用异或门异或门实现实现（见教材见教材） 1 _ 1 _ 1 _ 1 _ +=iii i ii ii iiiiicbacbacbacbas 1 _ 1 _ +=iiiiiiicacbbac 逻辑图逻辑图 (a) 用用与与门门和和或门或门实现实现 第四章 组合逻辑电路 集成全加器集成全加器 ttl：74ls183 cmos：c661 双全双全加加器器 1 2 3 4 5 6 7 14 13 12 11 10 9 8 c661c661 udd 2ai2bi2ci- 1 1ci 1si 2si1ci- 1 2ci1ai1bi uss 74ls18374ls183 ucc 2ai 2bi2ci- 1 2ci 2si vcc 2a 2b 2cin2con+1 2f 1a1b 1cin1f gnd 1ai1bi1ci- 11si地地1ci 1con+1 第四章 组合逻辑电路 1. 4 位串行进位加法器位串行进位加法器 c0s0 b0a0c- 1 co ci c1s1 b1a1 co ci c2s2 b2a2 co ci c3s3 b3a3 co ci 2.超前超前进位加进位加法器法器 三三、多位、多位二二进制加进制加法法 第四章 组合逻辑电路 四、全加器的应用四、全加器的应用 例例 6 试用全加器构成二进制减法器。试用全加器构成二进制减法器。 解 利用解 利用“加补加补”的概念，即可将减法用加法来实现。的概念，即可将减法用加法来实现。 4 b3b2b1b0 c4 s3s2s1s0 ci 1 “1” a3a2a1a0 1 1 1 1 图图 4 18 全全加加器器实现实现二二进制进制减减法电路法电路 第四章 组合逻辑电路 例例 9 试采用四位全加器完成试采用四位全加器完成 8421bcd码到余码到余 3 代码代码 的转换。的转换。 解 由于解 由于 8421bcd码加码加 0011 即为余即为余 3 代码，所以其代码，所以其 转换电路就是一个加法电路，如图转换电路就是一个加法电路，如图 4 - 22 所示。所示。 a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 s 3 s 2 s 1 s 0 8421 bcd “1” c 4 余余3代代码码 c 0 四四位位全全加加器器 第四章 组合逻辑电路 分分类类： 1.二进制编码器：用二进制编码器：用n位二进制数区分位二进制数区分2n种事物。种事物。 4.3.2 编码器与译码器（编码器与译码器（重点重点） 编码：编码：用文字、符号或数码表示特定对象的过程。用文字、符号或数码表示特定对象的过程。 3.优先编码器：具有优先权的编码器。优先编码器：具有优先权的编码器。 一、编码器一、编码器 2.二二- 十进制编码器：将十进制数编成二十进制编码器：将十进制数编成二- 十进制代十进制代 码。码。 第四章 组合逻辑电路 输入：输入：8个待编码的信号个待编码的信号i0i7； 输出：输出：3位二进制代码位二进制代码 y2 y1 y0。 000 001 010 011 100 101 110 111 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 y2y1y0i0 i1 i2 i3 i4 i5 i6 i7 输 出输 出输 入输 入 y2 = i4+i5+i6 +i7 y1= i2+i3+i6+i7 y0 = i1+i3+i5+i7 提问提问：有有无无约束条约束条件件？ 1.二二进制编码进制编码器器 例例 11 把把 i0 i7这这八八个输个输入入信号信号编编成二成二进制进制代代码码。 第四章 组合逻辑电路 7654 iiii= 7632 iiii= 7531 iiii= y2y1y0 111 i7i6i5i4i3i2i1i0 & y2y1y0 4567 iiii 23i i 01i i 提问提问：怎样保证约束条怎样保证约束条件件？ y2 = i4+i5+i6 +i7 y1= i2+i3+i6+i7 y0 = i1+i3+i5+i7 第四章 组合逻辑电路 8-3线线编码器逻辑图编码器逻辑图 （输入高电平有效）（输入高电平有效） 提问提问： 对对r有无限制？有无限制？ 第四章 组合逻辑电路 2.二二- 十进制编码器十进制编码器 4位位输出输出 例例12 将十将十进制数进制数 0 9 编为编为 8421bcd码码。 又称又称十十进制编码进制编码器器 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 a b c d输输入入 十十 个个 输输 入入 输输入高入高电电平平有有效效 b=“7”+“6”+“5”+“4” a=“9”+“8” c=“7”+“6”+“3”+“2” d=“9”+“7”+“5”+“3”+“1” 提问提问：有有没没有有约束条约束条件件？ 要要使使输输入低入低电电平平有有效怎么效怎么 办？办？ 提问提问： 对对r有有无无限限制制？ r 第四章 组合逻辑电路 如如s在位置在位置 6，即，即6接地，其它均属高电位，故接地，其它均属高电位，故abcd=0110。 8 9=a 4 5 6 7=b 2 3 6 7=c 1 3 5 7 9=d +ucc 1 2 3 4 5 6 7 8 9 0 s abcd & & & & 要要用与用与非门非门！ 第四章 组合逻辑电路 允许几个信号同时输入，但只对优先级别最高的进行编允许几个信号同时输入，但只对优先级别最高的进行编 码。码。 0 0 00 0 0 0 0 0 01 0 0 10 0 0 0 0 01 0 1 00 0 0 0 0 1 0 1 10 0 0 01 1 0 00 0 0 1 1 0 10 0 1 1 1 00 1 1 1 11 y2 y1y0i7i6i5i4 i3i2i1i0 输出输出输输入入 3. 优先优先编码编码器器 优先顺优先顺序：序：i7 i0 第四章 组合逻辑电路 允许几个信号同时输入，但只对优先级别最高的进行编允许几个信号同时输入，但只对优先级别最高的进行编 码。码。 0 0 00 0 0 0 0 0 01 0 0 10 0 0 0 0 01 0 1 00 0 0 0 0 1 0 1 10 0 0 01 1 0 00 0 0 1 1 0 10 0 1 1 1 00 1 1 1 11 y2 y1y0i7i6i5i4 i3i2i1i0 输出输出输输入入 1 246 3 46 5 6 70 iiii iiiiiiy + += 5 6 _ 7 _ 6 7 _ 72 iiiiiiy+= 4 5 _ 6 _ 7 _ iiii+ 4567 iiii+= 345676771 iiiiiiiiy+= 234567 iiiiii+ 24534567 iiiiiiii+= 3. 优先优先编码编码器器 第四章 组合逻辑电路 输输入入 输出输出 为为原原 变量变量 逻逻 辑辑 图图 1 246 3 46 5 6 70 iiiiiiiiiiy+= 45672 iiiiy+= 245345671 iiiiiiiiy+= 1111 i7i6i5i4i3i2i1i0 6 i 5 i 4 i 2 i i7 i6 i5 i4 i3 i2 i1 1 11 & y2y1y0 第四章 组合逻辑电路 逻逻 辑辑 图图 输输入入 输出输出 为反为反 变量变量 111 2 y 1 y0 y 11111111 7 i 6 i 5 i 4 i 3 i 2 i 1 i 0 i 1111 i7i6i5i4i3i2i1i0 6 i 5 i 4 i 2 i i7 i6 i5 i4 i3 i2 i1 1 11 & y2y1y0 第四章 组合逻辑电路 74/54ls148 8线线-3线优先编码器线优先编码器 被编码被编码对对象象 选选 通通 控控 制制 代代码码输出输出 状状态态标志标志 1 11 1 11 0 0 0 0 0 0 0 0 0 st 1111111 1 0 0 0 0 0 0 0 0 111111 1 11111 1 1111 1 1111 1 111 1 11 1 11 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1