数字电子电路课程设计说明书-数字钟的设计与制作.doc

题目名称： 数字钟的设计与制作 姓 名： 班 级： 测控082 学 号： 200833595218 日 期： 2011年2月26号 目录1、 数字电子电路课程设计任务书.3 1. 设计分组.32. 时间安排.33. 课程设计任务.34. 设计报告要求.45. 课程设计参考资料.42、 电子技术课程设计正文.51. 课程设计题目.52. 课程设计任务和基本要求.53. 课程设计题目分析.54. 课程设计的电路设计部分.65. 课程设计原理图.106. 设计体会.117. 元器件使用说明.148. 参考文献.14三、附录一.15 数字电子电路课程设计任务书一设计分组：测控技术与仪器专业081、082班，制作每两人一组。 二时间安排：1周，进度要求如下序号设计内容所用时间1布置任务及调研，电子系统的总体设计1天2设计方案的验证,电子系统电路图绘制1天3制作1天4调试1天5撰写设计报告书，答辩1天合 计5天课程设计起止日期：2011年2月21 日2月25日三、课程设计任务（即要求）：课程设计题目：数字钟的设计与制作（一）设计指标：1显示时、分、秒。采用24小时制。2制作、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。并按照 “秒”、“分”进位和“时”循环进位是否正常给予不同记分。3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。（二）具体要求：1设计方案的论证和选择（1）、方案提出*查阅资料确定数字钟的电路框图。* 提出两种以上数字钟的电路设计方案。（2）、方案选择和论证* 考虑方案的可行性、可靠性等实际问题，选择出较为合理的方案。* 确定设计方案后，用protel（或multisim）软件绘出电原理图，并对各单元电路的工作原理进行分析。2制作、调试数字钟实物 ；要求焊接、调试出一个具有 “时”“分”“秒”计时功能的数字钟系统。3按设计任务书的要求的格式，撰写或打印课程设计报告书。4设计总结和答辩。（三）实验仪器、工具：1 共阳（共阴）七段数码管/计数器/译码驱动集成电路。2 导线/电阻/电容/石英晶体/变压器等。3示波器、万用表。四设计报告要求：格式要求：（见附录）内容要求：1. 画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。 2. 画出各功能模块的电路图，加以原理说明（如10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。3.描述设计制作的数字钟及其运行结果。说明测试中出现的故障及其排除方法。4.总结：设计过程中遇到的问题及解决办法；课程设计中的心得体会；对课程设计内容、方式、要求等各方面的建议。5.附录1：画出总布局接线图（集成块按实际布局位置画，关键的连接单独应画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称。）（或附上实物照片）6. 附录2：元器件清单。五、课程设计参考资料1.彭介华主编：电子技术课程设计指导，高等教育出版社，2002年出版。2郑步生. multisim2001电路设计及仿真入门与应用.电子工业出版社.20023高吉祥主编电子技术基础实验与课程设计北京：电子工业出版社，20024扬志亮. protel99se电路原理图设计技术 .西北工业大学出版社. 20025/6/ 2011年2月21日 电子技术课程设计正文一、课程设计题目: 数字钟二、课程设计任务和基本要求: 设计任务 采用中规模集成电路设计一台可以显示时、分、秒的数字钟。 基本要求能直接显示时、分、秒的数字钟，要求二十四为一计数周期。当电路发生走时误差时，要求电路具有校时功能。要求电路主要采用中规模集成电路。要求电源电压+5伏三、课程设计题目分析: 设计要点设计一个精确的秒脉冲信号产生电路设计60进制、24进制计数器设计译码显示电路设计操作方面的校时电路 工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位led显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:数 字 电 子 钟 系 统 框 图四、课程设计的电路设计部分: 秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与rc构成的多谐振荡器，经过调整输出1000hz脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74ls90进行级联，因为每片为1/10分频器，三片级联好获得1hz标准秒脉冲。其电路图如下：秒 脉 冲 信 号 发 生 器 秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74ls90构成。 60进制计数器由74ls90构成的60进制计数器，将一片74ls90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74ls90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲cp1。下图电路即可作为秒计数器，也可作为分计数器。 60 进 制 计 数 器 24进制计数器由74ls90构成的二十进制计数器，将一片74ls90设计成4进制加法计数器，另一片设置2进制加法计数器。即个位计数状态为qd qc qb qa = 0100十位计数状态为qd qc qb qa = 0010时，要求计数器归零。通过把个位qc、十位qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下:24 进 制 计 数 器 译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器，输出高电平有效，专用于驱动led七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻r作为限流电阻。译码显示电路 校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。k1、k2分别是时校正、分校正开关。不校正时，k1、k2开关是闭和的。当校正时位时，需要把k1开关打开，然后用手拨动k3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把k1开关闭上。校正分位时和校正时位的方法一样。其电路图如下:校 正 电 路5、 课程设计原理图:六、设计体会 通过这次数字钟的课程设计与制作，让我知道设计电路的一些程序，也让我初步了解了关于数字钟的一般原理与设计理念，加深了对各种芯片逻辑功能的了解，更重要的是掌握了许多实际操作技能。由于数字钟包括组合逻辑电路和时序电路，通过它也让我进一步学习与掌握了各种组合逻辑电路与时序电路的原理与使用方法。这次课程设计时间只有五天，而安排在前期原理图设计上的时间就用了两天，占总时间的40%，可见前期准备的重要性，前期的准备充分与否，直接关系到设计的成败。当我得知这次课程设计的任务是数字钟之后，马上就去图书馆查找相关资料，先对数字钟的设计有个总体的把握，顺利画出了它的总体设计框图。接下来就是对组成数字钟的各个功能模块的设计了，这一步是本次设计的重中之重，它需要考虑很多东西，像选择什么样的芯片，多大的电阻、电容等等。经过上网查找和与同学讨论确定了各个模块的电路，一个完整的数字钟的电路图已经形成。设计方案经过老师肯定之后就是数字钟的制作与调试了，它占了总时间的一半，这是一个难点也是重点。在这个环节中，我学到了许多在课本上学不到的东西，我想这个过程用“山穷水复疑无路，柳暗花明又一村”来形容最贴切不过了。把芯片插座焊到试验板上还是简单的，但接线路就不那么简单了，它要考虑到管脚的作用以及管脚与管脚之间的连线并且还要与原理图相对应，不能接错一个脚。特别是接秒个位时由于对元器件不熟悉，再则由于焊接技术不高，造成虚焊等原因使的得秒个位久久不能成功，看着不少同学都成功了，自己心里真的难受，有点想放弃。但还是坚持下来了，经过近一天时间的查找和调试秒个位终于成功了。正是由于这一天不断的查找和调试，让我学回了许多电路的测试和故障排除的技能。在这个过程中吸取了许多教训，我在接下了的制作过程中就显得异常轻松，比较快的完成了这次任务。这就是好事多磨吧！通过这次课程设计，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手设计操作才会有深刻理解和达到学习的目的。同时根据自己设计中遇到的难点和一些棘手问题的解决所得的感悟我建议老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们更好地进入状况，完成设计的效果会更好！七、元器件使用说明: 集成异步十进制计数器74ls90集成异步十进制计数器74ls90它是二-五-十进制计数器，若将qa与ckb相连从cka输入计数脉冲其输出qd、qc、qb、qa便成为8421码十进制计数器；若将qd与cka相连，从ckb输入计数脉冲其输出qd、qc、qb、qa便成为5421码十进制计数器。74ls90具有异步清零和异步置九功能。当r0全是高电平，r9至少有一个为低电平时，实现异步清零。当r0至少有一个低电平，r9全是高电平时，实现异步置九。当r0、r9为低电平时，实现计数功能。 8421 bcd码十进制 5421 bcd码十进制74ls90功能表如下:输入输出r01 r02 r91 r92qd qc qb qah h l h h ll h h l h hl l l ll l l lh l l hh l l h l l l l l ll l 计数计数计数计数 555定时器振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上电压,且控制端悬空,则上比较器1的反相端“-”加上的参考电压为2/3,下比较器2的同相端“+”加上的参考电压为1/3。若触发端 的输入电压21/3,下比较器2输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压62/3,上比较器1输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50,因此,具有较大的带灌电流负载能力。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。八、参考文献:1 彭介华.数字电子电路课程设计指导.北京：高等教育出版社，2002.2 康华光.数字电子电路基础数字部分.北京：高等教育出版社，2002.3 /4 /5数字电子技术黄河水利出版社6模拟电子技术人民邮电出版社7电子线路设计指导北京航空航天出版社8数字电路实验与课程设计哈尔滨工程大学出版社9电子技术指导实验书河南机电高等专科学校附录一元器件清单：型号功能备注74ls00四个2输入与非门一片74ls04六反向器一片74ls08四个2输入与门一片74ls21双4输入与门一片74ls48译