毕业设计（论文）-QPSK调制与解调电路的设计.doc

摘 要数字调制解调技术在数字通信中占有非常重要的地位，数字通信技术与fpga的结合是现代通信系统发展的一个必然趋势。本文主要阐述的是qpsk调制与解调电路的设计。文中介绍了qpsk调制解调的原理，并以此为基础设计了一种在单片fpga上实现的全数字qpsk调制解调器的设计方法。它比传统的模拟调制方式有着显著的优越性，通信链路中的任何不足均可以借助于软件根除，不仅可以实现信息加密，而且还可以通过相应的误差校准技术，使接收到数据准确性更高。整个设计基于altera公司的quartus开发平台，并用cyclone系列fpga实现。muxplus环境下进行编译、综合仿真，验证了设计的正确性。此外，本方案采用了相位选择法，与常用的调相解调法相比，设计更简单，更适合于fpga实现，系统的可靠性也更高。通过对仿真波形的分析可知，该方案很好的实现了qpsk调制与解调功能。关键词：fpga；qpsk；调制；解调abstractdigital modulation and demodulation in digital communication technology plays a very important position, digital communication technology and the combination of fpga development of modern communication systems is an inevitable trend. this article focuses on the qpsk modulation and demodulation circuit. this paper introduces the principle of qpsk modulation and demodulation, and as a basis for design of a single fpga to achieve the all-digital qpsk modem design. than the traditional analog modulation has significant advantages, the communication link can be any deficiencies in the software by means of eradication, not only can encrypt, but also through the corresponding calibration error, the accuracy of the data received is more high. the whole design is based on the companys quartus altera development platform, and use cyclone series fpga. muxplus compile environment, comprehensive simulation to verify the correctness of the design. in addition, the program uses the phase selection method of modulation and demodulation method commonly used than the design is simpler and more suitable for fpgaimplementation, system reliability is also higher. through the analysis of the simulation waveform shows, the program achieved good qpsk modulation and demodulation functions.keywords;fpga;qpsk;modulation;demodulation目 录引言11 工作环境21.1 qpsk的简介21.1.1qpsk原理21.1.2qpsk特点31.1.3qpsk应用31.2 eda技术简介41.3 fpga和cpld简介41.3.2fpga工作原理51.3.3fpga的基本特点51.4 vhdl简介61.4.1vhdl语言的特点61.4.2vhdl语言的优势61.5 quartus ii简介71.5.1quartus ii特点81.5.2quartus ii性能81.6 课题研究的意义91.7本课题的国内外的研究现状91.8本课题的研究内容92 调制与解调电路的基本设计原理92.1 数字调制解调的基本原理92.2 qpsk调制的基本原理112.3 qpsk解调的基本原理123 qpsk调制与解调电路的设计123.1 qpsk调制解调方案介绍123.2 调制电路的设计133.2.1设计思路133.2.2调制电路的程序143.3 解调电路的设计173.3.1设计思路173.3.2解调电路的程序173.3.3解调电路的仿真结果193.4 仿真分析193.4.1qpsk调制解调的实现及其仿真波形193.4.2qpsk仿真波形的分析224 结论234.1 设计实现234.2 设计中的不足和改进234.3 毕业设计心得23谢 辞25参考文献26附 录27桂林电子科技大学信息科技学院毕业设计（论文）说明书 第 1 页 共 30页引言如今社会通信技术的发展速度可谓日新月异，计算机的出现在现代通信技术的各种媒体中占有独特的地位，计算机在当今社会的众多领域里不仅为各种信息处理设备被使用，而且它与通信向结合，使电信业务更加丰富。随着人类经济和文化的发展，人们对通信技术性能的需求也越来越迫切，从而又打打推动了通信科学的发展。在通信理论上，先后形成了“过滤和预测理论”、“香浓信息论”、“纠错编码理论”、“信源统计特性理论”、“调制理论”等。通信作为社会的基本设施和必要条件，引起的世界各国的广泛关注，通信的目的就是从一方向另一方传送信息，给对方以信息，但是消息的传送一般都不是直接的，它必须借助于一定形式的信号才能便于远距离快速传输和进行各种处理。虽然基带信号可以直接传输，但是目前大多数信道不适合传输基带信号。现有通信网的主体为传输模拟信号而设计的，基待数字信号不能直接进入这样的通信网。基带信号一般都包含有频率较低，甚至是直流的分量，很难通过有限尺寸的天线得到有效辐射，因而无法利用无线信道来直接传播。对于大量有线信道，由于线路中多半串接有电容器或并接有变压器等隔直流元件，低频或直流分量就会受到很大限制。因此，为了使基带信号能利用这些信道进行传输，必须使代表信息的原始信号经过一种变换得到另一种新信号，这种变换救是调制。实际中一般选正弦信号为基带信号，称为载波信号。代表所传信息的原始信号，使调制载波的信号。调制救是从载波的一个参量的变化来反映调制信号变化的过程。用载波幅度的变化来反映调制信号的称为振幅调制；用载波的频率、相位反映调制信号变化的调制分别成为频率调制和相位调制。而实现这些调制过程得设备成为调制器。从已调波形中恢复调制信号的过程称为解调，相应的设备成为解调器。一般讲调制器和解调器做成一个设备，可用于双向传输，称为调制解调器。本文根据qpsk调制与解调的基本原理，基于fpga对调制与解调电路进行简化，使其便于用vhdl语言编程，实现qpsk调制与解调电路的设计，并且利用muxplus开发环境进行编译、综合仿真，验证设计的正确性。并将基于fpga的qpsk的仿真结果进行分析。桂林电子科技大学信息科技学院毕业设计（论文）说明书 第 30 页 共 30 页1 工作环境1.1 qpsk的简介为了使数字信号在带通信道中传输，必须用数字信号对载波进行调制。对于二进制调制，能发送的符号有两种，一个波形周期（0，ts）内只能发送一个二进制符号。频带利用率只能达到0.5bit/s/hz。对于高速传输，为了提高频带利用率，多采用多进制调制方法，在一个波形周期（0，ts）内发送多个二进制符号。频带利用率能成倍增加。目前用最为广泛的是多进制相移键控mpsk和mqam。mpsk是用m个相位来表示多种基带电平,随着m的增加，对载波同步和解调精度的要求也随之增高。mpsk中最常用的是4psk又称qpsk（四相移相键控）qpsk信号有00、01、10、11四种状态。所以，对输入的二进制序列，首先必须分组，每两位码元一组。然后根据组合情况，用载波的四种相位表征它们。qpsk信号实际上是两路正交边带信号。解调器根据星座图及接收到的载波信号的相位来判断发送端发送的信息比特。 数字调制用“星座图”来描述，星座图中定义了一种调制技术的两个基本参数：（1）信号分布；（2）与调制数字比特之间的映射关系。星座图中规定了星座点与传输比特间的对应关系，这种关系称为“映射”，一种调制技术的特性可由信号分布和映射完全定义，即可由星座图来完全定义。 首先将输入的串行二进制信息序列经串并变换，变成m=log2m个并行数据流，每一路的数据率是r/m，r是串行输入码的数据率。i/q信号发生器将每一个m比特的字节转换成一对（pn，qn）数字，分成两路速率减半的序列，电平发生器分别产生双极性二电平信号i(t)和q(t)，然后对coswct和sinwct进行调制，相加后即得到qpsk信号。 qpsk是一种频谱利用率高、抗干扰性强的数调制方式, 它被广泛应用于各种通信系统中. 适合卫星广播。例如，数字卫星电视dvb-s2 标准中，信道噪声门限低至4. 5 db，传输码率达到45m bös，采用qpsk 调制方式，同时保证了信号传输的效率和误码性能。1.1.1 qpsk原理qpsk数字解调包括：模数转换、抽取或插值、匹配滤波、时钟和载波恢复等。 qpsk（四相移相键控）是一种常用的多进制调制方式。其基本的调制原理是对输入的二进制序列，首先必须分组，每两位码元一组。然后根据组合情况，用载波的四种相位表征它们。qpsk信号实际上是两路正交双边带信号。解调原理是可以用平方环法或者用科斯塔斯环法（costas）从调制信号中分离出载波，进行相干解调。用两个正交的相干载波分别检测a和b两个分量，然后还原成串行二进制数字信号。在实际的调谐解调电路中，采用的是非相干载波解调，本振信号与发射端的载波信号存在频率偏差和相位抖动，因而解调出来的模拟i、q基带信号是带有载波误差的信号。这样的模拟基带信号即使采用定时准确的时钟进行取样判决，得到的数字信号也不是原来发射端的调制信号，误差的积累将导致抽样判决后的误码率增大，因此数字qpsk解调电路要对载波误差进行补偿，减少非相干载波解调带来的影响。此外，adc的取样时钟也不是从信号中提取的，当取样时钟与输入的数据不同步时，取样将不在最佳取样时刻进行所得到的取样值的统计信噪比就不是最高，误码率就高，因此，在电路中还需要恢复出一个与输入符号率同步的时钟，来校正固定取样带来的样点误差，并且准确的位定时信息可为数字解调后的信道纠错解码提供正确的时钟。校正办法是由定时恢复和载波恢复模块通过某种算法产生定时和载波误差，插值或抽取器在定时和载波误差信号的控制下，对a/d转换后的取样值进行抽取或插值滤波，得到信号在最佳取样点的值，不同芯片采用的算法不尽相同，例如可以采用据辅助法(da)载波相位和定时相位联合估计的最大似然算法。1.1.2 qpsk特点 四相相移调制是利用载波的四种不同相位差来表征输入的数字信息，是四进制移相键控。qpsk是在m=4时的调相技术，它规定了四种载波相位，分别为0，90，180，270，调制器输入的数据是二进制数字序列，为了能和四进制的载波相位配合起来，则需要把二进制数据变换为四进制数据，这就是说需要把二进制数字序列中每两个比特分成一组，共有四种组合，即00，01，10，11，其中每一组称为双比特码元。每一个双比特码元是由两位二进制信息比特组成，它们分别代表四进制四个符号中的一个符号。qpsk中每次调制可传输2个信息比特，这些信息比特是通过载波的四种相位来传递的。解调器根据星座图及接收到的载波信号的相位来判断发送端发送的信息比特。 1.1.3 qpsk应用qpsk数字电视调制器采用了先进的数字信号处理技术，完全符合dvb-s标准，接收端可直接用数字卫星接收机进行接收。它不但能取得较高的频谱利用率，具有很强的抗干扰性和较高的性能价格比，而且和模拟fm微波设备也能很好的兼容。 qpsk数字电视调制器在对数据流的处理上采用能量扩散的随机化处理、rs编码、卷积交织、收缩卷积编码、调制前的基带成形处理等，保证了数据的传输性能。 性能特点： (1)进行原有的电视微波改造，可用30m带宽传送5至8套dvd效果的图像； (2)用调频微波的价格达到mmds的效果，实现全向发射； (3)可进行数字加密，对图象绝无任何损伤。1.2 eda技术简介eda技术就是依靠功能强大的电子计算机，在eda工具软件平台上，对以硬件描述语言hdl（hardware description language）为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编程逻辑器件cpld/fpga或专用集成电路asic（application specific integrated circuit）芯片中，实现既定的电子电路设计功能。eda技术可把数字通信技术，微电子技术和现代电子设计自动技术结合起来，实现硬件设计软件化，加速了数字通信系统设计的效率，降低了设计成本。利用eda技术进行电子系统的设计，具有以下几个特点：(1) 用软件的方式设计硬件；(2) 用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成；(3) 设计过程中可用有关软件进行各种仿真；(4) 系统可现场编程，在线升级；(5) 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。因此，eda技术是现代电子设计的发展趋势。1.3 fpga和cpld简介cpld和fpga都属于可编程逻辑器件，是目前应用最广泛的两种可编程逻辑器件，其内部连线结构有所不同。cpld和fpga包括了一些相对大数量的可编辑逻辑单元。cpld逻辑门的密度在几千到几万个逻辑单元之间，而fpga通常是在几万到几百万。cpld和fpga的主要区别是他们的系统结构。cpld是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而fpga却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 cpld和fpga另外一个区别是大多数的fpga含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。因此一个有关的重要区别是很多新的fpga支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些fpga可以让设备的一部分重新编辑而其他部分继续正常运行。fpga是现场可编程阵列（field programmable gate array）的英文缩写，所谓现场可编程，是指用户在自己的工作室内编程。由于门阵列中的每个节点的基本器件是门，用门来组成触发器进而构成电路和系统，其互连远比pld的与、或加触发器的结构复杂，所以再构造时使用了单元结构。即在阵列的各个节点上放的不再是一个单独的门，而是用门、触发器等做成的逻辑单元，或称逻辑元胞，并在各个单元之间预先制作了许多连线。所谓编程，就是安排逻辑单元与这些连线之间的连接关系，依靠连接点的合适配置，实现各逻辑单元之间的互连，所以严格地说，fpga不是门阵列，而是逻辑单元阵列，它与门阵列只是在阵列结构上相似而已。fpga采用了逻辑单元阵列lca（logic cell array）这样一个概念，内部包括可配置逻辑模块clb（configurable logic block）、输出输入模块iob（input output block）和内部连线（interconnect）三个部分。 现场可编程门阵列（fpga）是可编程器件。与传统逻辑电路和门阵列（如pal，gal及cpld器件）相比，fpga具有不同的结构，fpga利用小型查找表（161ram）来实现组合逻辑，每个查找表连接到一个d触发器的输入端，触发器再来驱动其他逻辑电路或驱动i/o，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到i/o模块。fpga的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及个模块之间或模块与i/o间的连接方式,并最终决定了逻辑单元的逻辑功能以及各模块之间或模块与i/o间的联接方式,并最终决定了fpga所能实现的功能, fpga允许无限次的编程.1.3.2 fpga工作原理fpga采用了逻辑单元阵列lca（logic cell array）这样一个概念，内部包括可配置逻辑模块clb（configurable logic block）、输出输入模块iob（input output block）和内部连线（interconnect）三个部分。1.3.3 fpga的基本特点采用fpga设计asic电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。fpga可做其它全定制或半定制asic电路的中试样片。fpga内部有丰富的触发器和io引脚。fpga是asic电路中设计周期最短、开发费用最低、风险最小的器件之一。fpga采用高速chmos工艺，功耗低，可以与cmos、ttl电平兼容。 可以说，fpga芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。fpga是由存放在片内ram中的程序来设置其工作状态的，因此，工作时需要对片内的ram进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，fpga芯片将eprom中数据读入片内编程ram中，配置完成后，fpga进入工作状态。掉电后，fpga恢复成白片，内部逻辑关系消失，因此，fpga能够反复使用。fpga的编程无须专用的fpga编程器，只须用通用的eprom、prom编程器即可。当需要修改fpga功能时，只需换一片eprom即可。这样，同一片fpga，不同的编程数据，可以产生不同的电路功能。因此，fpga的使用非常灵活。1.4 vhdl简介vhdl（very high speed integrated circuit hardware description language超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为ieee（the institute of electrical and electronics engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，vhdl具有多层次描述系统硬件功能的能力，支持自顶向下（top to down）和基于库（librarybased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用vhdl对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的cpld器件中去，从而实现可编程的专用集成电路（asic）的设计。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（cpld）的广泛应用，以eda工具作为开发手段，运用vhdl语言。将使整个系统大大简化。提高整体的性能和可靠性。本文是采用vhdl语言来完成系统硬件功能描述的。1.4.1 vhdl语言的特点概括起来vhdl语言有如下特点：(1) vhdl具有强大的功能，覆盖面广，描述能力强。vhdl支持门级电路的描述，也支持以寄存器、存储器、总线及运算单元等构成的寄存器传输级电路的描述，还支持以行为算法和结构的混合描述为对象的系统级电路的描述。(2)vhdl有良好的可读性。它可以被计算机接受，也容易被读者理解。用vhdl书写的源文件，既是程序又是文档(3)vhdl具有良好的可移植性。1.4.2 vhdl语言的优势 (1)与其他的硬件描述语言相比，vhdl具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 (2)vhdl丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 (3)vhdl语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。 (4)对于用vhdl完成的一个确定的设计，可以利用eda工具进行逻辑综合和优化，并自动的把vhdl描述设计转变成门级网表。 (5)vhdl对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。1.5 quartus ii简介quartus ii是max+plus iide后续版本，quartus ii是业内第一个为fpga、cpld和结构化asic开发提供统一标准设计流程的设计工具，cpld/fpga是电子设计领域中最具活力和发展前途的一项技术，cpld/fpga可以完成任何数字器件功能，设计者可以通过传统原理图输入法（gdf）或硬件描述语言设计一个数字系统通过软件仿真我们可以事先验证设计正确性，在pcb完成后还可以利用cpld在线修改能力随时修改设计而不必改动硬件电路。电路设计与输入是指通过某些规范的描述方式，将工程师电路构思输入给eda工具。常用的设计方法有硬件描述语言（hdl）和原理图设计输入方法等。原理图设计输入法在早期应用得比较广泛，它根据设计要求，选用器件、绘制原理图、完成输入过程。这种方法的有点是直观、便于理解、元器件库资源丰富。但是在大型设计中，这种方法的可维护性较差，不利于模块构造与重用。更主要的缺点就是当所选用芯片升级换代后，所有的原理图都要做相应的改动。目前进行大型工程设计时，最常用的设计方法是hdl设计输入法，其中影响最为广泛的hdl语言是vhdl和verilog hdl。他们的共同特点是利用由顶向下设计，利于模块的划分与复用，可移植性好，通用性好，设计不因芯片的工艺与结构不同而变化，更利于向asic的移植。波形输入和状态机输入方法是两种常用的辅助设计输入方法：使用波形输入时，志耘爱绘制出激励波形与输出波形，eda软件就能自动地根据响应关系进行设计；使用状态机输入法时，设计者只需要画出状态转移图，eda软件就能生成相应的hdl代码或原理图，使用十分方便。大致设计流程为：通过传统原理图输入法（gdf）或硬件描述语言（vhdl,ahdl）设计一个数字系统生成相应的目标文件程序，通过下载电缆将代码下载到目标芯片。这与过去传统意义的电子设计大不相同。尤其表现在：传统设计是自底向上的设计，合格产品的设计总要反复多次试验，次数主要取决于经验而且必须制成成品才能进行仪器测量。因此现代eda缩减了设计成本，缩短了设计周期，更接近于常规思维方式，标准产品方便测试，对设计者经验要求低，保密性强集成度高。1.5.1 quartus ii特点quartus ii的特点在以下几个方面有突出的表现：(1) 领先的草坪绿地、fpga和结构化asic设计技术。quartus ii软件提供了最全面的fpga、cpld和结构化asic设计流程，powerplay功耗分析和优化技术以及其他的新特性和增强技术。quartus ii在高密度fpga设计、低成本fpga设计和cpld设计具有最佳的性能表现。(2) 独到的设计流程支持。在quartus ii中，i/o的分配和确认可以在前段完成，这样就可以尽早开始设计pcb。基于模块设计流程的logiclock流程第一次在fpga的设计中引入了高效的团队合作方法，使系统集成更容易和灵活。quartus ii可以支持所有目前流行的eda工具惊醒fpga设计，通过命令行和工具命令语言（tcl）脚本与第三方edagongju 进行接口。(3) 先进的系统设计和ip集成环境。利用软件中的sopc builder工具，还有可选的dps builder工具，以及altera和其合作伙伴提供的丰富ip核，用和甚至不用编写硬件描述语言（hdl）就可以集成和创建一个完整的系统。(4) 出众的时序逼近技术。quartus ii带给高密度fpga设计最先进的方案就是时序逼近技术，这项技术将静态时序分析、时序靠近地层编辑器、新技术映射查看器、布局布线和物理综合引擎，以及第三方的物理综合工具紧密地结合起来。(5) 完整的验证方案。除了集成了所有的业界领先的第三方合作伙伴的eda验证工具外，quartus ii还提供了先进的多时钟时序分析能力，集成了功耗分析、芯片编辑器、实时的在系统修改能力、都有的无需重配置器件的情况下在系统升级存储器和常量的能力，以及signaltap ii嵌入式逻辑分析仪。(6) 众多的第三方eda合作伙伴。altera与eda合作伙伴同理合作，使用户在使用quartus ii过程中（包括综合、功能时序仿真、静态时序分析、板级仿真、信号完整性分析以及形式验证）可以与第三方eda软件实现无缝连接。 1.5.2 quartus ii性能相对于max+plus ii，quartus ii拥有更强大的功能和更高的性能，主要表现在以下几个方面：(1) 支持更多的altera可编程逻辑器件。(2) 性能更优秀。对于max3000a、max3000ae、max7000b、max7000s、flex10k和acex设计，比max+plus ii 10.2版本提供更好的评价均性能表现（平均设计性能快15%，而占用资源少5%）。(3) 支持更全面的逻辑综合。(4) 支持max ii cpld和最新的fpga器件系列的高级功能。(5) 与更多的第三方eda的工具实现无缝连接1.6 课题研究的意义四相相移键控信号简称“qpsk”。 qpsk数字调制技术，具有频谱利用率高、频谱特性好、抗干扰性能强、传输速率快等突出特点，它具有一系列独特的优点，目前已经广泛应用于无线通信中，成为现代通信中一种十分重要的调制解调方式。本课题的目的在于设计一种在单片fpga上实现的全数字qpsk调制解调器的设计方法。整个设计基于altera公司的quartus开发平台，并用cyclone系列fpga实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点，符合未来通信技术设计的方向。1.7本课题的国内外的研究现状20世纪80年代中期以后，四相绝对移相位键控（qpsk）技术以其干扰性能强、误码性能好、频谱利用率高等优点，广泛用于数字微波通信系统、数字视频广播、数字广播系统、宽带接入、移动通信以及有线电视系统等领域。在国内外应用都十分广泛。例如：在卫星数字电视传输中，普遍采用的qpsk调谐器是当今卫星数字电视传输中对卫星功率、传输效率和抗干扰性以及天线尺寸等多种因素综合考虑的最佳选择1.8本课题的研究内容数字调制信号又称为键控信号，调制过程可用键控的方法由基带信号对载频信号的振幅、频率以及相位进行调制，最基本的方法有三种：正交幅度调制(qam)，频移键控(fsk)、相移键控（psk）根据所处理的基带信号的进制不同分为二进制和多进制调制，其频谱利用率更高，其中qpsk（即4psk）是mpsk多进制相移键控中应用最广泛的一种调制方式。本课题研究内容就是采用fpga实现一种qpsk调制解调器的设计，并且在quartusii环境下实现仿真测试。2 调制与解调电路的基本设计原理2.1 数字调制解调的基本原理数字调制信号又称为键控信号，调制过程可用键控的方法由基带信号对载频信号的振幅、频率及相位进行调制，最基本的方法有4种：振幅键控（ask）、正交幅度调制(qam)、频移键控(fsk)、相移键控(psk)载有基带信号的高频正弦波信号称为载波，数学上准确表示正弦波时，经常采用振幅a、角频率和相位三要素,根据基带信号的值，改变三要素中的任何一种，就有了3种基本的调制方式：数字信号对载波振幅调制称为振幅键控，即ask（amplitude shift keying）；对载波频率调制称为频移键控，即fsk（frequency shift keying）；对载波相位调制称为相移键控（相位键控），即psk(phase shift keying)。根据所处理的基带信号的进制不同分为二进制和多进制调制(m 进制)多进制数字调制与二进制相比，其频谱利用率更高，在有限的信道频带内，能够传输高速数据。mpsk信号可以看成是两个正交载波进行多电平双边带调制所得两路mask信号的叠加。这样，就为mpsk信号的产生提供了依据，实际中，常用正交调制的方法产生mpsk信号.mpsk信号可以看成是载波互为正交的两路mask信号的叠加，因此，mpsk信号的频带宽度应与mask时的相同。在相同的二进制信息速率及相同的m进制下，mask、mpsk、mqam三种调制方式的频带利用率相同，然而，在相同的平均发射信号功率及噪声功率谱密度条件下，mpsk的抗噪声性能优于mask。由于psk系统抗噪声性能优于ask和fsk，而且频带利用率较高，所以，在中、高速数字通信中被广泛采用。数字调制技术的出现使得在有限的带宽内传输高速数据已成为可能，并且与过去的模拟调制相比有更高的可靠性和抗干扰性。在众多调制方式中，四相相移键控（quadrature phase shift keying,qpsk）信号由于抗干扰能力强、频带利用率高、在电路上实现比较简单而在目前卫星、微波和有线电视上行通信中得到了广泛的应用。在某些调制解调器中用于数据传输的调制系统，在最简单的方式中，二进制调制信号产生0和1。载波相位来表示信号占和空或者二进制1和o，即是bpsk。对于有线线路上较高的数据传输速率，可能发生4个或8个不同的相移，即是mpsk。bpsk传输系统可以在加入噪声环境下进行各项指标测量,通过对bpsk调制信号眼图观测(不匹配/匹配)、调制信号包络观察;相干载波相位模糊度观测、相干载波相位模糊度对解调数据的影响测量。多进制数字相位调制又称多相制，是二相制的推广。它是利用载波的多种不同相位状态来表征数字信息的调制方式。与二进制数字相位调制相同，多进制数字相位调制也有绝对相位调制（mpsk）和相对相位调制（mdpsk）两种。mdpsk系统要求在接收机上有精确和稳定的参考相位来分辨所使用的各种相位。利用不同的连续的相移键控，这个参考相位被按照相位改变而进行的编码数据所取代，并且通过将相位与前面的位进行比较来检测。 根据香农理论，在确定的带宽里面，对于给定的信号其传送的无差错数据速率存在着理论上的极限值，从另一个方面来理解这个理论，可以认为，在特定的数据速率下，信号的带宽和功率（或理解成snr）可以互相转换，这一理论成功地使用在传播状态极端恶劣的短波段，在这里具有活力的通信方式比快速方式更有实用意义。psk就是这一理论的成功应用。所谓psk就是根据数字基带信号的两个电平使载波相位在两个不同的数值之间切换的一种相位调制方法。产生psk信号的两种方法：1、调相法：将基带数字信号（双极性）与载波信号直接相乘的方法；2、选择法：用数字基带信号去对载波相位进行选择。 调制的另一目的是便于线路复用。在进行夺路传输时，各路数据的原始基带型号的频谱往往是相互重叠的，不能在同一线路上同时出数。经过调制后，各路信号可已搬移到频带湖不重叠的频段去传输，从而避免多路传输中的相互干扰。基于这种目的，信号经调制后在传输的方式又称为频带传输。通信技术与计算机技术，数字信号处理技术三者的结合是现代通信技术的标志，它再融入数字信号处理技术和计算机技术后发生了巨大的变化。从广义上讲，通信是指使用不同的方法，通过任何传输介质将有效信息进行两个不同地方的传递，其实，通信就是为了进行消息的交换以及有效传递。作为这个领域中极为重要的一部分，数字调制解调技术得到了迅速发展。一方面，随着全数字调制解调器专用集成电路的发展，发送与接收设备在通信传输中可以更加紧凑，从而降低了成本和功耗，并且大大提高了设备的可靠性。另外一方面，全数字调制解调技术的使用，有可能使各类现代调制解调技术融为一体。解调是调制的逆过程。调制方式不同，解调方法也不一样。与调制的分类相对应，解调可分为正弦波解调（有时也称为连续波解调）和脉冲波解调。正弦波解调还可再分为幅度解调、频率解调和相位解调，此外还有一些变种如单边带信号解调、残留边带信号解调等。同样，脉冲波解调也可分为脉冲幅度解调、脉冲相位解调、脉冲宽度解调和脉冲编码解调等。对于多重调制需要配以多重解调。本文提出了一种qpsk高性能数字调制器的fpga实现方案，对qpsk调制与解调电路进行简化，使其易于用vhdl语言进行描述，以实现调制解调功能。并用max+plus ii软件对程序进行仿真。其实现步骤包括：(1)研究psk调制系统的原理及设计方法；(2).根据各个系统的总体功能与硬件特点，设计总体框图；(3)根据vhdl语言特点，对系统进行vhdl建模；(4)根据vhdl模型，进行具体vhdl语言程序设计；(5)对设计的程序进行波形仿真与硬件调试；(6)对仿真波形进行分析。 2.2 qpsk调制的基本原理qpsk（四进制移相键控）信号的正弦载波有四个可能的离散相位状态，每个载波相位携带2个二进制符号。 qpsk信号有00、01、10、11四种状态。所以，对输入的二进制序列，首先必须分组，每两位码元一组。qpsk信号实际上是两路正交双边带信号。首先产生两种不同相位的载波信号f1和f2，直接用输入双比特去选择载波的相位，得到同相支路和正交支路，再将这两路信号叠加，就可以得到qpsk信号。最后通过信道发送到接收端。如图2-1。qpsk信号串/并变换单/双极性变换单/双极性变换a2a1b2b101输入a2b2a1b1图2-1 qpsk调制电路图2.3 qpsk解调的基本原理 qpsk为载波调制，因此可以用平方环法或者用科斯塔斯环法（costas）从调制信号中分离出载波，进行相干解调。调制信号先由位同步提取电路提取出载波同步信号，然后由载波同步信号来控制计数器的启动与停止，分别对调制信号来计数，最后通过一个判决电路来判断输入的调制信号是0 还是1，输出的即为解调的基带信号。qpsk信号是两个正交的2psk信号的合成，所以可仿照2psk信号的相干解调法，用两个正交的相干载波分别检测a和b两个分量，然后还原成串行二进制数字信号，即可完成qpsk信号的解调。如图2-2。定时抽样xb(t)xa(t)yb(t)ya(t)qpsk信号带通滤波低通滤波低通滤波抽样判决抽样判决并/串变换a2a1b2b101图2-2 qpsk解调电路图3 qpsk调制与解调电路的设计3.1 qpsk调制解调方案介绍微电子技术的飞速发展以及各应用领域多样化的需求，促使集成电路向高速、高集成度、低功耗的系统集成方向发展，fpga技术及在单fpga芯片上集成嵌入式cpu、dsp、存储器和其他控制功能的片上可编程系统sopc技术正处于高速发展中，fgpa/sopc相关技术目前广泛应用于通信、信号处理及控制等领域。qpsk即四相相移键控，qpsk调制技术与fsk、bpsk等调制技术相比，不但抗干扰能力强，而且能更经济有效地利用频带，qpsk广泛应用于数字电视、ieee 802.11的2mbps数据传输机制、数字微波通信系统、卫星数据传输、有线电视的上行传输、宽带接入与移动通信等领域。nco 2.3.0是altera提供的数控振荡器nco（numerically controlled oscillator）ip核。nco基于时间、幅度离散的正弦信号合成技术，广泛应用于数字通信系统中的正交载波获取、载波同步单元的全数字锁相环及fsk、psk数字调制技术。基于nco 2.3.0的qpsk高性能调制器实现方案，采用相位选择法，如图3-1所示。图3-1 相位选择法顺序输入的二进制信息经过串/并变换器，变换成速率减半的双比特序列，相位选择器根据输入的双比特码元的四种变化选择四种nco单元的相位调制输入值，可用四选一电路实现。本文提出了一种qpsk高性能数字调制器的fpga实现方案，对qpsk调制与解调电路进行简化，使其易于用vhdl语言进行描述，以实现调制解调功能。并用max+plus ii软件对程序进行仿真。3.2 调制电路的设计3.2.1 设计思路qpsk信号有00、01、10、11四种状态。所以，对输入的二进制序列，首先必须分组，每两位码元一组。顺序输入的二进制信息经过串/并变换器，变换成速率减半的双比特序列，然后根据组合情况，用载波的四种相位表征它们，可以选择四选一选择器来实现。基带信号通过串/并转换器得到2位并行信号，四选一开关根据该数据，选择载波对应的相位进行输出，即得到调制信号。简化后的电路如下图所示：clkstart基带信号分 频0090018002700串/并转换四选一开关调制信号fpga图3-2 简化后的调制电路方框图表3-1调制信号说明图3-2 调制简化电路图表3-1 调制信号说明信号yy载波相位载波波形载波符号“00”0f3“01”90f2“10”180f1“11”270f0用start信号控制输入数据的开始和结束。通过对clk 8分频，得到四种相位，并完成基带信号的串并转换。采用中间寄存器xx，每四个时钟脉冲输入一比特，对标准逻辑矢量xx的其中一位赋值，实现串并转换功能。在第一个脉冲发生时将中间寄存器的值赋值给2位并行寄存器yy，利用对载波f的赋值实现相位波形的输出。3.2.2 调制电路的程序(1) 对clk分频，实现串并转换的程序process(clk) -通过对clk分频，得到4种相位；并完成基带信号的串并转换beginif clkevent and clk=1 then if start=0 then q=0; elsif q=0 then q=1;f(3)=1; f(1)=0; xx(1)=basedatain;yy=xx; elsif q=2 then q=3;f(2)=0; f(0)=1; elsif q=4 then q=5;f(3)=0; f(1)=1; xx(0)=basedatain; elsif q=6 then q=7;f(2)=1; f(0)=0; else q=q+1; end if;end if;end process;clk2=not clk;qpskout=f(0) when yy=11 else f(1) when yy=10 else f(2) when yy=01 else f(3); (2)对载波f赋值的程序process(clk) -通过对clk分频，得到4种相位；并完成基带信号的串并转换beginif clkevent and clk=1 then if start=0 then q=0; elsif q=0 then q=1;f(3)=1; f(1)=0; xx(1)=basedatain;yy=xx; elsif q=2 then q=3;f(2)=0; f(0)=1; elsif q=4 then q=5;f(3)=0; f(1)=1; xx(0)=basedatain; elsif q=6 then q=7;f(2)=1; f(0)=0; else q=q+1; end if;end if;end process;(3)实现波形输出的程序clk2=not clk;qpskout=f(0) when yy=11 else f