毕业设计（论文）-全量程现场总线系统采集节点设计.doc

i 毕毕 业业 设设 计（论计（论 文）说文）说 明明 书书 题 目： 全量程全量程现场总线现场总线系系统统采集采集节节点点设计设计 系 别： 专业班级： 学生姓名： xxx 指导教师： 教 研 室： 提交时间： 本科毕业（设计）论文 ii 全量程现场总线系统采集节点设计 i 摘 要 针对现场总线在工业实时检测中的应用，提出了全量程的现场总线系统采集节点 的实现方案，每个节点能完成四路实时参数检测，每路均能与热电偶、热电阻，变送 器配合实现数据采集。系统采用双单片机作为微控制器，同时采用 can 总线为系统总 线，使节点与上位机进行通信，将数据送到上位机，同时采用组态王 6.0 作为系统的 组态软件，实现了操作站对现场的实时监控。另外从硬件和软件方面提出了系统的改 进方案。该数据采集器可广泛应用于工业控制领域。 关键词关键词 ：现场总线；数据采集；can 总线；数据发送；缓冲器 本科毕业（设计）论文 ii abstract in view of the application of the field bus in the industry real-time examination, proposed a project of full measuring ranged data acquisition system point based on the field bus system. each point can complete four groups real-time parameters examination each group can complete the data acquisition by coordinating the thethermo, the thermal resistance, and the transducer. the system used the single-chip as the microcontroller, simultaneously used the can bus as the system bus, caused the system point to communication with the position machine. simultaneously used the configuration king 6.0 as the system configuration software, realized the operation station to the scene real-time monitoring. moreover proposed the system improvement program from the hardware and the software aspect. this data acquisition may widely apply to the industry control domain. key words: fieldbus；data acquisition；can bus；data transmit；buffer 全量程现场总线系统采集节点设计 目 录 摘 要 .i abstract ii 第 1 章 引 言 .1 第 2 章 硬件设计部分 3 2.1 整体方案概述 3 2.2 系统主控电路设计5 2.2.1 时钟及复位电路7 2.2.2 双机通信部分9 2.3 模拟量输入通道设计 .10 2.3.1 信号输入端子设计 .10 2.3.2 信号调理电路 .11 2.3.3 a/d 转换部分.13 2.4 can 通信接口电路设计 16 2.4.1 can 总线通信控制器 sja1000 的介绍 .16 2.4.2 总线驱动器 pca82c250 的介绍 .19 2.4.3 sja1000 的电路设计 .21 2.4.4 光电隔离部分 .22 2.5 系统电源设计 22 2.6 pcb 印制电路板制作 .22 第 3 章 软件设计部分 .22 3.1 can 技术规范 .22 3.1.1 帧类型 .22 3.1.2 can 总线数据帧结构 22 3.2 操作站读数据 .22 3.3 软件编程 22 3.3.1 数据采集部分软件设计 .22 3.3.2 can 接口部分程序设计 .22 3.3.3 can 接口中断程序设计 .22 3.3.4 sja1000 初始化流程图 .22 第 4 章 总 结 .22 致 谢 .22 参考文献 22 附录 22 本科毕业（设计）论文 1 第 1 章 引 言 随着工业技术的发展，数据采集技术得到了很大发展，各种数据采集器层出 不穷，本次设计旨在设计一个全量程的数据采集器是一种多路数据采集器，它能就 地的对热电偶，热电阻，及变送器的信号进行采集。以解决传统数据采集器功能简 单、抗电磁干扰弱的缺陷，同时采用 can 总线作为系统的通信总线，使数据能有效， 快速，无差错的传输到上位机，实现操作站对现场参数的实时在线监控。下面将就 数据采集和 can 总线的发展及应用给与介绍。 数据采集在控制系统中起着重要的作用，它将现场的各种控制参数检测后送 给控制室，以供显示或控制使用。在各种控制系统中起着非常关键的作用，数据采 集的精度对控制的品质的好坏也起着重要作用。数据采集系统的应用范围非常广泛。 随着科学技术的发展，对有用信号进行数据的采集，分析，计算，提取等有较好的 运用。一般的数据采集主要应用于实时过程参数检测，生物医学信号处理，多媒体 技术与人机交互，导航与现代通信技术，遥感，遥测的应用，人工智能与模式识别， 计算机视觉与可视化雷达，声纳信号处理，微弱信号处理技术等。 随着数据采集系统被广泛的利用，在特定的行业要获得较精确的采样数据， 都需要对该系统进行特殊的要求如：由于工业现场环境恶劣，很多设备（比如大功 率电机）都是对数据采集产生很大干扰的干扰源；而且一般的采集器都有多路信号 输入，它们地线相连会导致干扰通过地线进入正在采集的信号，使得数据采集不准 确，因此数据采集器的抗干扰设计十分重要。 所以，在数据采集系统的发展过程中，为满足特定的要求，数据采集系统的 发展方向为系统抗干扰性，实时通信等方面。 1）系统抗干扰性 保证获得的数据较精确。如：可设计一个数据采集器，它 除了正常的低通滤波，rc 滤波外，还可用光电隔离对每路信号进行隔离，每路信 号的地线都独立开来。 2）高速数据采集 一般数字信号的获得需要对模拟信号进行采集，这就需要 高速，高性能的 a/d 转换相适应。 3）实时通信 保证数据处理单元能较快的得到要处理的数据，提高了主机的 全量程现场总线系统采集节点设计 2 运行效率，如：采集现场与处理单元距离短可用 rs-232 总线，距离长可用 rs-485 总线，在本次设计中采用 can 总线作为通信总线，因为其相比其他总线，其具有 很多优点。 can（controller area network）控制器局域网络，由于其高性能、高可靠性 及独特的设计，can 越来越受到人们的重视。由于 can 本身的特点，其应用范围 目前已不再局限于汽车行业，而向过程工业，机械工业，纺织机械，农用机械，机 器人，数控机床，医疗器械及传感器等领域发展。can 总线由于具有可靠性高，成 本低，容易实现等优点，在现场总线的实际工程应用中占据较大的份额。 can 也是基于 osi 模型，但进行了优化，采用了其中的物理层、数据链路层， 提高了实时性。其中，数据链路层又包括逻辑链路子层 llc 和媒体访问子层 mac。而在 can 技术规范 2.0a 中，数据链路层的 llc 和 mac 子层的服务和功 能被描述为目标层和传输层。由于其采用了许多新技术及独特的设计，与其它现场 总线相比，can 总线的数据通信具有突出的可靠性、实时性和灵活性。其特点可概 括如下：can 是到目前为止唯一有国际标准的现场总线。多主方式工作，通信方式 灵活。利用这一特点可方便地构成多机备份系统。网络上的节点信息分成不同的优 先级，可满足不同的实时要求。介质访问控制子层采用非破坏总线仲裁技术，从而 避免了网络瘫痪情况。其直接通信距离最远可达 10km(速率 5kbps 以下)；通信速率 最高可达 1mbps(此时通信距离最长为 40m)。 can 上的节点个数主要取决于总线 驱动电路，目前可达 110 个。在标准帧的报文标示符 11 位，而在扩展帧的报文标 示符(29 位)的个数几乎不受限制。采用短帧结构，传输时间短，受干扰概率低，具 有极好的检错效果。每帧信息都有 crc 校验及其他检错措施，保证了数据出错率 极低。节点在错误严重的情况下具有自动关闭输出功能，以使总线上其他节点的操 作不受影响。1 总之，通过以上分析，本次设计意在解决传统数据采集器功能单一的缺陷， 同时能直接采集热电偶，热电阻信号，降低了成本。在设计中基于传统数据采集器， 采用 mcs-51 单片机作为数据采集和收发控制中心，利用 can 总线作为系统传输 总线，使数据采集节点与上位机进行通信，构成全量程现场总线系统采集节点。其 首先对热电偶、热电阻、变送器信号进行采集，然后通过 can 总线把信息发送给 本科毕业（设计）论文 3 上位机，同时通过操作站组态，实现操作站对现场参数的实时在线监控。 本科毕业（设计）论文 5 第 2 章 硬件设计部分 2.1 整体方案概述 全量程现场总线系统采集节点是在全量程采集的基础上，采用 can 总线作为系 统总线，将数据传到操作站，通过操作站组态，实现多节点的在线监控，其系统网络 拓扑结构图如图 2-1 所示， 图2-1 can总线系统网络拓扑结构图 如图 2-1，图中现场设备网（device network）采用 can，位于现场数据采集节 点以及位于控制室的操作单元等通过总线连接，完成数据的采集和实时数据显示、控 制等任务。现场的数据采集节点接收来自现场的变送器，热电阻，热电偶信号，通过 对 can 总线控制器的控制，完成节点与 can 总线的双向通信。隔离型通信控制器 can/rs232 完成 canbus、数据操作站 scada 设备间的协议互换，在 scada 上实 现集中显示、管理，控制室内仪表与现场节点通过总线实现资源共享，实现控制彻底 分散、管理集中的分布式控制系统。同时可方便地与基于工业以太网（ethernet）的企 业信息网（plant information network）连接，提高工厂的信息化管理水平。2 智能节点要与 can 总线系统进行通信，can 控制器是必不可少的。can 总线 通信，除需要一个总线控制器外还需要一个总线驱动器。基于实际应用考虑，设计中 选用 philips 公司 sja1000 can 总线控制 全量程信号 全量程数据 采集节点 1 全量程信号 全量程数据 采集节点 n scada 全量程信号 全量程数据采 集节点 n1 全量程数据 采集节点 2 全量程信号 通讯控制器 全量程现场总线系统采集节点设计 6 器和 pca82c250 can 总线驱动器，采用 atmel 公司的 at89c51 芯片作为信息中央 处理单元。在具体的电路设计中采用双 at89c51 单片机的形式，一个通过对 a/d 转换 器等的控制，实现全量程的数据采集，一个通过对 can 总线控制器和驱动器的控制， 实现 can 数据的收发。另外利用双口 ram 作为存取数据缓冲区和单片机的连接媒介， 同时在系统中加入看门狗电路。其系统原理框图如图 2-2 所示。 图 2-2 系统原理框图 单 片 机 1 双 端 口 rom 单 片 机 2 sja 1000 pca 82c 250 地址锁存 器 74ls373 imp813l 6n 13 7地址锁存 器 74ls373 信号多 路选择 开关 max3 54 信号 调理 电路 模数 转换 器 ad770 5 信号预处理 信号预处理 信号预处理 信号预处理 imp813l 地址码设定 6n 13 7 p1-p13 t0rst ab a0r- a7r p0 p20-p21 db ir0-ir7p20-p21 il0-il7p0 ab db cb dbrxd txd a0l-a7l in0 in1 in2 in3 p13-p16 p10-p12 cb rst t0 地址码设定 p23-p27 本科毕业（设计）论文 7 如图 2-2，in0in3 为四路现场信号输入端，其中每一路信号可以是标准的变送 器输出信号，热电偶信号，或热电阻信号。现场来的各种信号经预处理（滤波）后， 送到多路转换开关 max354，然后通过单片机 mcu#1 的 p13-p16 引脚控制，选择现 场变送器，热电阻，热电偶信号的一路信号输出，作为信号调理模块的输入信号，信 号调理电路主要实现对各种信号的跟随、补偿、放大等处理，将输入信号处理成能满 足模数转换器的输入信号，模数转换器接收前级处理后的信号，通过 mcu#1 的 p30、p31、p11、p12 引脚的控制,实现模数转换，并将模数转换后传送到单片机 mcu#1。 在图 2-2 中，两个地址锁存器，双口 ram 主要实现双机通信，图中 ab 表示地 址总线，db 表示数据总线，cb 表示控制总线。其中 mcu#1 和 mcu#2 的 p0 口分别 作为双口 ram 左右两端的地址线和数据线，当作为地址线时，经 74ls373s 锁存后作 为地址线，而作为数据线时 直接接到双口 ram 上，另外由于双口 ram 的地址线为 10 位，所以将 p20,p21 作为高位地址线。sja1000 为 can 控制器，在设计中，p0 口 作为 sja1000 的数据端，通过 p0 口和控制总线的控制，实现数据的双向传输， sja1000 的 txd,rxd 引脚通过光电隔离 6n137 与 pca82c250 can 总线驱动器相连， pca82c250 的输出端分别接到 can 总线的高，低电平端。 另外，在系统设计中加入时看门狗电路，采用 imp813l 作为看门狗芯片， imp813l 的 rst 和/pf0 与单片机的 rst 和 t0 引脚相连，实现自动复位和“喂狗”同时， 地址码单元实现节点地址的设定，通过 mcu#2 的 p10-p13 实现地址码的设定。 2.2 系统主控电路设计 在主控电路的设计中，采用双 mcu 的设计方式，所以涉及到双机通信。我们的 控制芯片采用 atmel 公司的 c51 系列单片机 at89c51，at89c51 是一种低功耗、高 性能的 8 位 cmos 微处理器芯片，片内带有 4k 字节的 eprom。该芯片的制造采用了 高密度非易挥发存储器的生产技术，并与工业标准的 80c51 指令集与管脚分布相兼容。 所以用它设计构成的最小系统简单可靠，只要将单片机接上时钟电路与复位电路即可。 在设计中采用自动复位电路，同时加入地址码设定部分，因为在 can 网络中必须为每 个节点分配地址。在设计主控电路的时候，我们考虑到 89c51 内有 4k 的片内程序存 储器，足够很好的满足设计的应用，无须增加外部程序存储器，所以 ea/vpp 引脚接 全量程现场总线系统采集节点设计 8 高电平。4因此主控电路可设计如下图 2-3 所示。 vcc 2 mr 1 pf1 4 wd1 6 rf0 5 gnd 3 reset 7 wd0 8 u7 imp813l vcc 2 mr 1 pf1 4 wd1 6 rf0 5 gnd 3 reset 7 wd0 8 u4 imp813l cel 1 r/w1 2 busy l 3 a10l 4 oel 5 a0l 6 a1l 7 a2l 8 a3l 9 a4l 10 a5l 11 a6l 12 a7l 13 a8l 14 a9l 15 i/o0l 16 i/o1l 17 i/o2l 18 i/o3l 19 i/o4l 20 i/o5l 21 i/o6l 22 i/o7 23 gnd 24 vcc 48 cer 47 r/wr 46 busy r 45 a10r 44 oer 43 a0r 42 a1r 41 a2r 40 a3r 39 a4r 38 a5r 37 a6r 36 a7r 35 a8r 34 a9r 33 i/o7r 32 i/o6r 31 i/o4r 29 i/o3r 28 i/o2r 27 i/o1r 26 i/o0r 25 i/o5r 30 u2 idt7132 ea/vp 35 x1 21 x2 20 reset 10 rd 19 wr 18 int0 15 int1 14 t0 16 t1 17 p10 2 p11 3 p12 4 p13 5 p14 6 p15 7 p16 8 p17 9 p00 43 p01 42 p02 41 p03 40 p04 39 p05 38 p06 37 p07 36 p20 24 p21 25 p22 26 p23 27 p24 28 p25 29 p26 30 p27 31 psen 32 ale /p 33 txd 13 rxd 11 u1 at89c51j2 ea/vp 35 x1 21 x2 20 reset 10 rd 19 wr 18 int0 15 int1 14 t0 16 t1 17 p10 2 p11 3 p12 4 p13 5 p14 6 p15 7 p16 8 p17 9 p00 43 p01 42 p02 41 p03 40 p04 39 p05 38 p06 37 p07 36 p20 24 p21 25 p22 26 p23 27 p24 28 p25 29 p26 30 p27 31 psen 32 ale /p 33 txd 13 rxd 11 u3 at89c51ji 1 2 3 4 5 6 7 8 9 con3 rp1 1 2 3 4 5 6 7 8 9 con1 rp2 1 2 3 4 5 10 9 8 7 6 sgn sw dip-5 1 2 3 4 5 10 9 8 7 6 sgn1 sw dip-5 sd z d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u5 74als373 d0 3 q0 2 d1 4 q1 5 d2 7 q2 6 d3 8 q3 9 d4 13 q4 12 d5 14 q5 15 d6 17 q6 16 d7 18 q7 19 oe 1 le 11 u8 74als373 vcc 业业业业业 vcc 1re set cry1 xyal 1 c1 15pf c2 15pf 2al e vcc 2rxd 2t xd vcc cry2 xtal 2 c4 15pf c5 15pf 2ce l 2busyr vcc vcc vcc 1p10 1p11 1p12 1p13 1p14 1p15 1p16 1ce r 1busey 1cl k 1re set 1rd 1wr vcc sre set 1ad0 1ad1 1ad2 1ad3 1ad4 1ad5 1ad6 1ad7 1a8 1a9 1a10 1a11 1a12 1a13 1a14 1rxd 1t xd 2rd 2wd 1a15 2ad0 2ad1 2ad2 2ad3 2ad4 2ad5 2ad6 2ad7 2a8 2a10 2a11 2a12 2a13 2a14 2a15 1xt al2 2ad7 2ad6 2ad5 2ad4 2ad3 2ad2 2ad1 2ad0 1ad7 1ad6 1ad5 1ad4 1ad3 1ad2 1ad1 1ad0 2ce l 2wr 2busyr 2a10 2rd 2a0 2a1 2a2 2a3 2a4 2a5 2a6 2a7 2a8 2a9 2ad0 2ad1 2ad2 2ad3 2ad4 2ad5 2ad6 2ad7 1ad0 1a8 1a9 1ad1 1ad2 1ad3 1ad4 1ad5 1ad6 1ad7 1aa7 1aa6 1aa5 1aa4 1aa3 1aa2 1aa1 1aa0 1ce r 1wr 1busyr 1a10 1rd 1aa0 1aa1 1aa2 1aa3 1aa4 1aa5 1aa6 1aa7 2al e 图 2-3 主控电路 本科毕业（设计）论文 9 2.2.1 时钟及复位电路 89c51 的时钟可以利用它内部的振荡器（osc 部分）产生，只要在 xtal1 和 xtal2 引脚上接定时反馈电路即可使内部振荡器的自激振荡。其接法如图 2-3 所示， c1,c2 与无源晶振构成了三点振荡器，晶振频率为 11.0592，电容饭的取值一般在 530pf 之间，在设计中电容的值为 15pf。 ea/vpp 作为外部程序存储器选择引脚， 在电路中将其接 vcc，即高电平，这是因为在设计中只需从内部程序存储器读取指令 码，而没有用到外部程序存储器5。 在正常的情况下，单片机的程序是按照程序的要求顺序执行的。但是，在非正常 的情况下，由于外界干扰或其他原因使得程序出现紊乱，出现程序跑飞现象。为了防 止这种现象，可在硬件电路中加入看门狗电路。其功能为，在正常的情况下，它是在 系统加电时，提供单片机复位信号。而在程序执行时，单片机必须每隔不超过某个一 定的时间内，提供给看门狗一个脉冲信号。如果看门狗在一定的 时间内没有接到这个 脉冲，它就认为单片机的程序已经跑飞，立即提供给单片机复位信号，迫使系统复位。 在本次设计我们选用 cmos 监控电路 imp813l 作为 at89c51 的复位电路，它不仅可 以监控电源及电池电压起到上电、掉电复位的作用，还可以监视 cpu 的工作状况，防 止程序跑飞。 当电源电压降至 4.65v 以下时，即产生复位。上电、掉电期间及在电压降低的情 况下可产生一个复位信号。此外，imp813l 带有一个 1.6 秒的看门狗定时器。imp813l 具有高电平有效的复位输出。所有器件都具有手动复位（）输入，看门狗定时器rm 的输出如果连接至将会触发复位信号12。rm 复位信号用来按已知状态启动 cpu，一旦 cpu 处于未知状态，就将系统复位。 imp813l 仅有一个高电平有效的复位输出。当 vcc 大于 1.2v 时，reset 保证为低电 平。在上电期间，reset 保持低电平直到电源电压升至复位门限（4.65v 或 4.40v）以 上。在超过此门限后，reset 为高电平大约 200ms。在掉电期间，当 vcc 降至复位门 限以下时，reset 变为低电平，并在 vcc 大于 1.2v 时保证低于 0.4v，如果在已开始 的复位脉冲期间电压下降，则该脉冲至少再持续 140ms。 imp813l 内的看门狗定时器监控单片机的工作。如果在 1.6 秒内未检测到其工作， 内部定时器将使看门狗输出处于低odw 全量程现场总线系统采集节点设计 10 电平状态。将保持低电平直到在 wdi 检测到单片机的工作。如果将 wdi 悬空odw 或连接到一个三态电路，看门狗的功能则被禁止，即被清零且不计数。如果产生复位 信号，看门狗定时器也会被禁止。当复位信号无效且 wdi 输入检测到短至 50ns 的高电 平或低电平跳变时，看门狗定时器将开始 1.6 秒的计数。wdi 端的跳变会复位看门狗定 时器并启动一次新的计数周期。其工作原理图如图 2-4 所示。 一旦电源电压 vcc 降至复位门限以下，也将变为低电平并保持该状态。只odw 要 vcc 升至该门限以上，就变为高电平。对于不存在最小脉冲宽度，因为odwodw 它是对于复位输出而言的。如果 wdi 悬空，将有必要作为一个低功耗输出指示odw 器。 imp813l 时序图如下： 图2-4 看门狗时序 其与单片机的连接电路如图 2-3 所示，其中为手动复位输入端。低电平有效mr 的输入可触发复位脉冲。vcc 电源输入端。gnd 所有信号的基准地。pfi 电源故障电压 监控输入。在设计中没用。所以将其接地。，电源故障输出。该输出低电平有效0pf 且 pfi 小于 1.25v 时吸收电流。wdi，看门狗输入。wdi 控制内部看门狗定时器。wdi 保持高电平或低电平达 1.6 秒可使内部定时器完成计数，并将/wdo 拉 为低电平。 /reset ,低电平有效的复位输出。触发后产生 200ms 的负脉冲，并只要 vcc 低于复位 twd twd twd twp wdi wdo reset 本科毕业（设计）论文 11 门限，它就保持低电平。，看门狗输出。当内部看门狗定时器超时 1.6 秒时，wdo 拉至低电平，并直到看门狗被清零才变为高电平。在设计中把作为的wdowdomr 输入信号。 2.2.2 双机通信部分 此部分主要利用双端口 ram idt7130，同时加上锁存器 74ls373，实现双机间 的通信。这里首先就 ram idt7130 和锁存器 74ls373 给予介绍。 （1）双端口 ram idt7130 双端口 ram idt7130 是一种高速 1k x 8bit 双口静态 ram，带片内总线仲裁电 路，适用于双机之间大量数据的快速双向传递，idt7130 提供了两套各自独立的控制 和地址总线，同时提供了 busy 和 int 两种总线仲裁方式。idt7130 芯片内部的集成 竞争逻辑基于访问信号先到者优先的原则，可以在两个 cpu 同时访问端口时进行地址 访问或片选匹配。将两端口中访问慢的一方 busy 引脚电平下拉，使之写入操作无效； 一旦一方访问完毕，访问慢的一方 busy 线恢复上拉电平状态，即可继续访问双 ram.。 其芯片图如，芯片分两部分，一端与单片机 1 相接，一端与单片机 2 相接。其中,cer 为其片选信号，r/wl,r/wr,为其读写控制信号，, , 为celbusylbusyrintlintr 其总线仲裁方式控制位，a0la9l,a0ra9r 为地址端口控制位，i/o0li/o9l, i/o0ri/o9r 为数据端口控制位。在电路的设计时,i/o 直接与单片机相连，而地址口 通过地址锁存器与单片机相连9。 （2）地址锁存器 74ls373 74ls373 为八 d 锁存器，其输出端 o0o7 可以直接与总线相连，dod7 为数 据输入端，oe 为三态允许控制端，le 锁存允许端，o0o7 输出端 。当三态允许控 制端 oe 为低电平是，o0o7 为正常逻辑状态，可用来驱动负载或总线。当 oe 为高 电平时，o0o7 呈高组态，即不驱动总线，也不为总线的负载，锁存器的逻辑操作不 受影响。当锁存允许端 le 为高电平时，o 随数据 d 而变。当 le 为低电平时，o 被锁 存在已建立的数据电平13。 根据以上的分析及系统设计的要求，此部分的电路可设计如下 2-3，单片机 1 的 p0 口作为低位地址口和数据复用口，p2 口作为高位地址口。作为数据口时直接接到 idt7130 的 i/o0li/o9l 引脚，作为地 全量程现场总线系统采集节点设计 12 址线时，通过地址锁存器的 dod7 端后，经 q0q7 接到 idt7130 的 a0la9l。 在电路中，74ls373 的 oe 端接地，使 o0o7 保持正常逻辑状态，le 通过单片机控 制，实现数据的传输或锁存。片选信号 , 读写信号 r/wl, 仲裁控制 , celbusyl 通过单片机 1 对应引脚控，实现将单片机 1 的数据传送到 idt7130 中。同理，单oel 片机 2 的 p0 口作为地址数据复用口，作为数据口时直接接到 idt7130 的 i/o0ri/o9r 引脚，作为地址线时，通过地址锁存器的 dod7 端后，经 q0q7 接 到 idt7130 的 a0ra9r。在电路中，74ls373 的 oe 端接地，使 o0o7 保持正常 逻辑状态，le 通过单片机控制，实现数据的传输或锁存。片选信号 , 读写信号cer r/wr, 仲裁控制 , 通过单片机 2 对应引脚控，实 x 现将 idt7130 的数busyroer 据读到单片机 2 中，为数据的发送做好准备。 另外，在设计中只考虑了一个节点，为了增强系统的实用性，可对多个节点进行 组网，理论上一个 can 总线网络上可以挂接 00h0f7h 个节点设备，但根据控制局 域网的特点及要求，在设计中节点数最多为 32 个，其中上位操作站默认为 00h，故现 场节点地址为 01h31h。当采取点对点方式通信时，就必须考虑到怎样对节点的节点 地址进行设置。设置中利用三态编码开关实现地址码设定，其原理图如下 2-5 所示。 rp1 为排阻，sgn1 为编码开关，当 1 和 10 接通时，p10 对应低电平，断开为高电平。 其他引脚同理。如 1 和 10 接通，2 和 9 断开，3 和 8 接通，4 和 7 断开，5 和 6 接通， 则节点对应的地址为 01010，即节点地址为 10。 图 2-5 地址码设定 2.3 模拟量输入通道设计 在模拟量输入通道的设计中主要完成各种现场数据的输入，信号预处理，信号多 路开关选择，信号调理，使之转换成能满足 a/d 转换器的输入信号。然后通过单片机 本科毕业（设计）论文 13 对模数转换器的控制，实现全量程的数据采集。 2.3.1 信号输入端子设计 全量程的数据包括标准的变送器输出的 420ma,15v 信号，及热电阻，热电偶 信号。在输入通道的设计中要求为 4 路信号输入，由于 4 路都是一样的，电路可设计 如下图 2-6 所示， rr0 为稳流电阻，在电路的设计中 rr0 的阻值一般要大，从而有效 的防止信号传输中线阻的影响，一般取值为 2k。a01，a02 为电流或电压信号输入端， 其中 a01 为正极，a01 为负极。通过对跨接器 jr1 的设置，可选择为电压信号还是电流 信号输入。当 jr1 的 1，2 短接时，作为电流信号输入，输入的电流经 r10 转换为电压 信号，在这里 r10 取值为 50 欧姆，将 420ma 的电流信号转换成比例的 0.21v。若 输入的为电压信号，则将 jr1 的 1，2 断开即可。当热电阻输入时，由 a00、a01、a02、a03 共同构成其输入，此时 jr1 的 1，2 断开。rr0 为稳流电阻，在电 路的设计中 rr0 的阻值一般要大，从而有效的防止信号传输中线阻的影响，一般取值 为 2k。a00 接 mc1403 的输出端，为热电阻提供恒压源，其工作原理为:当热电阻的阻 值发生变化时，其上的电压随之发生变化，其电势两端分别通过 a01,a02 接入电路。 另外 l14，l15，c11，c13，c12 组成 rc 滤波，能有效的消除信号干扰在电路中 c13，c12 取值为 104，即 0.1uf。各种信号经预处理后，送到信号多路选择开关。 图 2-6 信号输入电路 全量程现场总线系统采集节点设计 14 2.3.2 信号调理电路 此部分接收来自多路选择开关来的信号，经跟随放大处理，以达到后面 a/d 转换 输入电压的要求。其具体电路如下 2-7 所示，其主要由 lf412，op07，lm258 组成，同 时配合电阻，得到适合的放大倍数。其工作原理如下，lf412 部分为跟随电路，lf412 的第 3 脚接信号的正极，输入信号的负极接其第 5 脚，当 jrv1 的 1，2 脚相连时， lf412 图 2-7 信号处理电路 对输入信号的正极和负极进行跟随，当 jrv1 的 2，3 脚相连时，对输入信号的负极放 大 2 倍，设输入为 u-，输出为 uo，则： (2-1) u rc rcrc uo 1 21 这里对信号放大 2 倍的目的是为了消除在热电阻测量中线阻的影响，因为在热电 阻的测量中会产生 2uo 的线阻。信号经 lf412 后，分别接到 op07 的 2，3 脚，op07 为 精密运算放大器，能对信号进行精密放大，当 jr5 的 1，2 脚相连，jr6 的 1，2 脚相连 时，在 op07 正向端其电压为 u，则 + (2-2)1 14 4 uo rlr r u 设 op07 负向端设其电压为,在 op07 输出端电压为 u02，则为，_u_u uo rr r uo rr r u 76 6 _1 76 7 _ (2-3) 本科毕业（设计）论文 15 根据虚短的概念知，=，所以由式（2-2） （2-3）可得u_u （2- 6 76 _1 76 7 1 14 4 r rr uo rr r uo rlr r uo 4） 通过对各个电阻的不同阻值的设计，就可得到不同的放大倍数。同时，因为现场 来的热电偶信号比较弱，为了能使 a/d 转换器很好的工作，必须加大放大倍数。经放 大后的信号送到 lm258，实现同相跟随，最后送到 a/d 转换器。图中 jr6,jr5 为电阻选 择器，通过对 jr6,jr5 的选择，可得到不同的放大倍数。3其各种信号输入时跳线器 的接法及放大倍数如表 2-8 所示。 表 2-8 跳线器的接法及放大倍数表 jrv1 的 1，3 脚相连将现场的信号负端放大 2 倍，消除热电阻测量时的线阻 jrv1 的 1，2 脚相连实现对信号的跟随 jr5 的 1,3 脚相连 jr6 的 1,2 脚相连 将现场的变送器输出的电流，电压信号放大 2 倍 jr5 的 1,2 脚相连 jr6 的 1,3 脚相连 将热电偶信号放大 10 倍 2.3.3 a/d 转换部分 a/d 转换部分主要实现信号的模数转换，在电路中它接收前级放大处理的信号， 通过单片机的控制，实现数据的转换。在电路的设计中采用 ad7705 作为 a/d 转换器， 因为其具有很多的优点。其特点为：ad7705 是利用 -转换技术实现了 16 位无丢失 代码性能。该器件可以接受直接来自传感器的低电平的输入信号，然后产生串行的数 字输出；增益可编程，其可调整范围为 1128；输出数据更新频率可编程，可进行自 效准和系统效准；带有三线串行接口，采用 3v 或 5v 工作电压，功耗低。引脚和功能 说明说明如表 2-9 所示。 表 2-9 引脚的功能说明表 名称说明 sclk串行接口时钟输入端 mclk in芯片工作时钟输入。可以是晶振或外部时钟，其频率范围为 全量程现场总线系统采集节点设计 16 500khz 到 5mhz mclk out时钟信号输出。当用晶振或外的工作时钟时，晶振必须在 mclk in 和 mclk out 之间。如果采用外部时钟，则 mclk out 可用于输出反 相时钟信号，以作为其他芯片的时钟源。该时钟输出可以通过编程 来关闭 sc 片选端，低电平有效 refin(+),refin(-)分别为参考电压的正端与负端 teser 芯片复位端口。当该端为低电平时，ad7705 芯片内的接口逻辑、 自校准、数据滤波器等均为上电状态。 ain1(+),ain1(-)分别为第 1 个差分输入通道的正端与负端 ain2(+),ain2(-)分别为第 2 个差分输入通道的正端与负端 din串行数据输入端 dout转换结果输出端 drdyout逻辑低电平时可从 a/d7705 的数据存储器获取新的输出数据 vdd电源电压输入端：+2.75.25v gnd内部电路的接地端，电位基准点 ad7705 共有 8 个片内寄存器，他们是通信寄存器、设置寄存器、时钟寄存器、数 据寄存器以及几个测试和校准寄存器。这些寄存器的任何操作都必须先写通信寄存器， 然后才能对其他寄存器进行操作。 通信寄存器 通信寄存器是一个 8 位读/写寄存器，写入通信寄存器的数据决定下一次读/写操 作在哪一个寄存器上进行，完成对所选寄存器的读/写操作后，该端口等待下一次写操 作，这也是通信寄存器的缺省状态。如果在 din 为高电平时，写操作持续的时间足够 长(至少 32 个串行时钟周期)，那么 ad7705 将返回该缺省状态。通信寄存器中的 rs2，rs1，rs0 为寄存器选择位，它们决定对哪一个寄存器进行读/写操作。常用的寄 存器主要有通信寄存器(rs2rs1rs0= 000)、设置寄存器(rs2rs1rs0 001)、时钟寄存器 (rs2rs1rs0010)以及数据寄存器(rs2rs1rs0：011)。r/w 为读写选择位。该位确定对 选定寄存器进行读还是写操作，“0”表示写操作，“1”表示读操作。ch1，ch0 为通 道选择位，00 选择通道 1，01 选择通道 2。 设置寄存器 设置寄存器是一个 8 位读/写寄存器。其中 md1，md0 为工作模式选择位， md1md0：00，01，10，11 分别对应正常工作模式、自校准、零标度系统校准以及满标 度系统校准。g2，g1，go 为增益选择位，g2g1g0=000ll1 分别对应 1，2，4，8，16，32，64，128 八种增益。 本科毕业（设计）论文 17 时钟寄存器 时钟寄存器是一个 8 位读/写寄存器。其中 clk 为时钟位。如果器件的主时钟频 率为 2457 6 mhz(clkdiv 0)或 4915 2 mhz(clkdiv=1)，该位置“1”；如果主 时钟频率为 1 mhz(clkdiv；0)或 2 mhz(clkdiv=1)，该位置“0”。此外 clk 还与 fs1 和 fs0 共同选择器件的输出更新速率。 数据寄存器 数据寄存器是一个 16 位只读寄存器，他用来存放 ad7705 的最新转换结果。这里 要注意：当对 ad7705 进行写操作时，ad7705 期望 msb(最高有效位)在前，但微控制器 (如 8051 系列)首先输出 lsb(最低有效位)，因此必须对数据进行倒序。不过同时还要 注意；数据寄存器虽然是一个 16 位寄存器，但他由 2 个 8 位存贮单元组成，因此必须 分成 2 个 8 位分别进行倒序。进行读操作时同样如此。 根据以上的分析，及系统设计的要求，此部分电路可设计如图 2-10 所示。 图 2-10 a/d 转化电路 在此电路中，采用单极性方式输入，经前级处理后的信号接到 ain1+端，通过单 片机来控制 ad7705 的工作，复位端通过 p11 控制，片选端通过 p12 控制，sclk,do,di 与单片机的 txd（p3.1）端和 rxd(p3.0)端相连，实现数据的收发，在设计中采用查询 的方式判断转换是否结束，即通过对 p10 的判断，以决定是否读取转换后的数据5。 设计中采用无源晶振作为芯片的工作时钟，同时为了使芯片能正常的工作及为了保证 全量程现场总线系统采集节点设计 18 转换的温度稳定性和精度，其参考电压通过 mc1403 提供， mc1403 是低压基准芯片。 一般用作 812bit 的 d/a 芯片的基准电压等一些需要基本精准的基准电压的场合。 输出电流: 10 ma，输出电压为 4.5v40v,输出电压为 2.5v0.25mv。mc1403 的引脚 1 接+5v 电源，3 脚接地，其 2 脚为输出。另加两个电容就构成完整的电路。在电路中 cmc1,cmcy 为 0.1uf，cmc2 为 10uf。 2.4 can 通信接口电路设计 can 通信接口电路主要负责将现场的数据发送到 can 总线上，或从 can 总线上接 收数据，实现节点与上位机的双向通信。在设计中核心器件是 can 控制器和 can 驱动 器以及微控制器(单片机)。根据本次设计的实际情况，选择 philips 公司生产 sja1000 作为 can 控制器、pca82c250 作为总线驱动器。将 can 总线的信息通过 sja1000 转存到 单片机；或将现场的信号通过单片机转存到 sja1000，然后通过总线把信息传到上位机， 从而实现上位机对现场的监控。另外通过光电隔离保证数据传输的正确和系统稳定， 实现数据的正确传输。 2.4.1 can 总线通信控制器 sja1000 的介绍 sja1000 是新一代独立的 can 控制器，主要用于移动目标和一般工业环境中的区 域网络控制。它是 philips 公司 pca82c200 can 控制器的替代产品。sja1000 的引脚如 下图 2-11 示。 图 2-11 sja1000 的引脚图 （1）引脚定义如下表 2-12 示： 本科毕业（设计）论文 19 表 2-12 sja1000 引脚描述 名称符号引脚号功能描述 ad7ad 0 2,1, 2823 地址/数据复合总线 ale/as3 ale 输入信号（inter 模式） ，as 输入信号（motorola 模式） cs4 片选信号输入，低电平允许访问 sja1000 ()/erd 5 微控制器的信号（inter 模式）或 e 使能信号（motorola 模rd 式） wr 6 微控制器的信号（inter 模式）或 rd/使能信号wrwr （motorola 模式） clkout7sja1000 产生的提供给微控制器的时钟输出信号，它来自内部 振荡器且通过编程分频；时钟分频寄存器的时钟关闭位可禁止 该引脚输出 vss18接地 xtal19输入到振荡器放大电路；外部振荡信号由此输入 xtal210振荡放大电路输出；使用外部振荡信号时漏极开路输出 mode11模式选择输入：1=inter 模式；0=motorola 模式 vdd312输出驱动的 5v 电源 tx013从 can 输出驱动器 0 输出到物理线路上 tx114从 can 输出驱动器 1 输出到物理线路上 vss315输出驱动器接地 int16 中断输出，用于中断微控制器；在内部中断寄存器的任一位置 1 时，低电平有效；开漏输出，且与系统中的其他输出intint 是线性关系。此引脚上的低电平可以把该控制器从睡眠模式中 激活 全量程现场总线系统采集节点设计 20 rst 17 复位输入，用于复位 can 接口（低电平有效） ；把引脚通rst 过电容连到 vss，通过电阻连到 vdd，可自动上电复位（例如， c=1f；r=50k） vdd218输入比较器的 5v 电源 rx0，rx 1 19、20 从物理的 can 总线输入到 sja1000 输入比较器；显性电平将 唤醒 sja1000 的睡眠模式；如果 rx1 电平比 rx0 的高，就读 显性电平，反之读隐性电平；如果时钟分频寄存器的 cbp 位被 置 1，can 输入比较器被旁路以减少内部延时；当 sja1000 连 有外部收发电路时，只有 rx0 被激活，隐性电平被认为是逻辑 高而显性电平被认为是逻辑低 vss221输入比较器的接地端 vdd122逻辑电路的 5v 电源