组合电路设计描述的优化.ppt_第1页
组合电路设计描述的优化.ppt_第2页
组合电路设计描述的优化.ppt_第3页
组合电路设计描述的优化.ppt_第4页
组合电路设计描述的优化.ppt_第5页
免费预览已结束，剩余30页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

组合电路设计描述的优化 how to get an optimal coding for the combinational circuits ? 国防科技大学计算机学院 微电子研究所 组合逻辑描述的目标 不是简单的逻辑功能的实现,重点和难点是实现合 理/优化电路结构 同步时序逻辑电路的时钟频率直接取决于组合 通路（包括数据通路、控制通路）的延迟时间 ； 组合逻辑通路的延迟时间与组合逻辑通路的逻 辑级数密切相关； 降低组合逻辑通路的逻辑级数成为组合通路设 计优化的关键因素； 组合逻辑电路的功耗及其所占用的芯片面积直 接与电路中的单元数目、逻辑连线数目相关； 减少组合逻辑电路实现所需的单元及连线数目 成为组合逻辑电路设计优化的重要因素。 if-else及其嵌套结构问题 if (sel3) z=d; else if (sel2) z =c; else if (sel1) z=b; else if (sel0) z=a; else z =0; if-else及其嵌套结构问题 等价的case结构 多分支结构中慢速信号的处理 多分支结构中的慢速信号 对于分支结构而言，信号的到达时间较晚的 信号视为慢速信号 分支选择控制信号为慢速信号 某分支的数据信号为慢速信号 考虑信号b的到达时间很慢的情形？ sel3=0 且sel2=0 且sel1 =1 | sel3, sel2, sel1 解码/编码电路描述
人人文库> 全部分类> 专业文献 > IT计算机

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论