数字式秒表的设计与制作_电子技术综合课程设计.doc

陕西理工学院课程设计报告电子技术综合课程 设 计 课 程： 电子技术综合课程设计 题 目： 数字式秒表的设计与制作 所属院(系) 物理与电信工程学院 专业班级 姓 名 学 号： 指导老师 帅春江 完成地点 501实验室 2012年 09月10日陕西理工学院电子技术综合课程设计任务书数字式秒表一、任务和要求：设计并制作一个数字式秒表，要求如下：1、三位数码管及一个led发光二极管显示秒表计时，格式如下： 开机时数码管显示000，led灯灭；当计时超过59秒时，led灯亮；计到1分59秒时，过一秒，led灯灭，同时数码管重新计时显示。计时最小单位为0.1秒。2、具有如下功能键：开始/清零键：按第一下时计时开始，同时显示；按第二下，停止计时，恢复到初始状态； 固定显示键：按第一下时，显示固定，但计时仍继续；再按下时，显示从新时间开始。 3、要求自制0.1秒信号源。4、设计并制作本电路所用直流电源。二、提示和参考文献直流稳压电源见参考资料p23数字电子技术实验任务书实验六目录前言11.方案论证21.1方案一21.2 方案二21.3 方案选择32.电路设计和原理32.1 5v电压源电路设计32.2 0.1s信号源设计42.2.1 555定时器引脚及功能表42.2.2 用555定时器构成多谐振荡器62.3 计数电路设计82.4译码锁存电路设计92.5显示电路设计102.6控制电路设计113.软件仿真与硬件装调123.1 软件介绍123.2 调试步骤及方法124.实验调试、故障分析及解决方法145.总结与体会14附录：15a、总体电路图16b、元器件清单17c、元器件功能与管脚18d、实物图21e、参考文献22陕西理工学院电子技术综合课程设计前言 本次课程设计所要实现的三位数字式秒表是我们通信类专业实验环节中最基本的一项设计性实验，也是学生们必须熟练掌握的一项基本技能之一。数字秒表是采用数字电路实现对分、秒、毫秒进行控制的数字显示计时装置，广泛用于体育比赛中，有很高的实用价值。该数字计数系统由直流电源、计数电路、0.1秒脉冲发生电路、计数控制电路、锁存译码及数码显示电路组成。其中核心的部分为0.1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为了使电子秒表功能更加完善而采取的附加控制部分。 本课程设计介绍的是数字逻辑电路中以计数器集成电路为基础的数字式秒表，以电路的基本理论为基础，着重介绍电路的设计装调及性能参数的调试方法。本课程设计应达到如下基本要求：（1） 综合运用电子技术课程中所学的理论知识独立完成一个数字式秒表的设计。（2）通过查阅手册和参考文献资料，培养分析和解决实际问题的能力。（3）熟悉常用电子元器件的型号和特性，并掌握合理选用的原则。（4）能熟练掌握一种当前流行的eda软件（电子电路设计分析自动化软件），例如：proteus（5）掌握电子电路的安装和调试技能。（6）熟悉各类数字电子仪器的使用方法。（7）学会撰写课程设计论文。（8）培养严肃认真的工作作风和严谨的科学态度，培养团结合作的精神。本设计报告由方案论证、电路设计和原理、软件仿真与硬件装调、总结与体会、总体电路图、元器件清单等部分组成，力求将整个系统的设计过程、工作原理、以及心得体会完整的呈现出来。但由于设计者本人水平有限，报告中出现问题在所难免，望各位指导老师不吝赐教。1.方案论证1.1方案一此次设计中，我们做的是数字式秒表，按照任务书的要求我们需要做一个直流5v电压源和0.1s的信号源，计数电路部分由3个74ls160级联而成，其中秒十位是用做成七进制的74ls160实现的，并且采用的是预置数锁方式。锁存译码电路采用的是3个74ls373芯片级联，并通过3个74ls48译码由七段数码显示管显示计数。计数控制电路是由74ls160和秒十位的74ls160相连及1个锁存器组成来控制led的亮与灭。其原理框图如下：直流电源计 数 控 制 电 路时钟脉冲电路锁存译码电路计数电路数码显示电路1.2 方案二数字式秒表要求能够对时间进行精确计时并显示出来，因此需要直流电源，时钟脉冲电路，计数电路，计数控制电路，锁存译码电路，数码显示电路。图中时钟脉冲电路由输出脉冲占空比为2/3的ne555定时器做成，计数电路由3个74ls160级联组成，其中秒十位由做成七进制的74ls160实现。锁存译码电路由三个cd4511做成。cd4511直接驱动共阴极的八段数码显示管。计数控制电路是由jk触发器改装成的d触发器做成。框图如下：直流电源计 数 控 制 电 路时钟脉冲电路锁存译码电路计数电路数码显示电路1.3 方案选择综上比较，我们选择方案二。首先，从锁存译码电路来看方案二采用的是cd4511，它即具有锁存功能又有译码功能，因此方案二采用的芯片数量比方案一少。其次，从控制电路来看，方案二采用的是jk触发器改装成的d触发器来控制led的亮灭，而方案一采用的是74ls160和一个锁存器来控制，芯片数量和种类较方案二来说较复杂。并且在连接电路和检查故障时难度比方案二高。因此，选择方案二。2.电路设计和原理2.1 5v电压源电路设计图1：直流稳压电源的方框图电源变压器：直流电压源的输入端接220v 的交流电压，所需直流电压的数值和交流电压有效值相差较大，因而需要电源变压器进行降压。在对交流电压进行降压处理时，电路采用变压器直接变压的方法，输出9v交流电压。 整流电路一般分为半波整流和全波整流。桥式整流最为常用，单相桥式整流电路可将变压器副边电压从交流转变为直流电压。鉴于以上优点，本设计采用了桥式整流的方法。电容滤波电路是最常见并且最简单的滤波电路。一般在整流后，还需利用滤波电路将脉动的直流电压变为平滑的直流电压。其工作原理是在整流电路的输出端（即负载电阻两端）并联一个电容即构成电容滤波电路。滤波电容容量较大，利用其充放电作用，使输出电压趋于平滑。滤波电路需要1000uf、100uf、3.3uf电容各一个。稳压电路的功能是使输出的直流电压趋于稳定，不随交流电网电压和负载的变化而变化。稳压电路有稳压二极管型稳压电路、串联型稳压电路和集成稳压器电路等多种类型。为使电路简单化、高效化、稳定化，我们采用了集成7805稳压器型稳压电路进行稳压，为后面的一切电路提供了稳定的5v直流电压。综上所述，电源整体设计思路为：220v/50hz交流电压 9v电源变压器 整流电路 滤波电路 稳压电路 输出+5v直流电压。2.2 0.1s信号源设计通过利用555集成定时器，构成占空比为2/3的多谐振荡器产生周期为0.1s的矩形方波。2.2.1 555定时器引脚及功能表 图2：555引脚图 图3：555定时器电路框图 1脚（gnd）为接地端； 2脚（tr）为低电平有效，且1/3udd输出端为1； 3脚（out）为输出端； 4脚（r）为复位端； 5脚（co）为控制电压输入端； 6脚（th）为阈值端，是高电平触发端； 7脚（d）为放电端； 8脚（ucc）为电源端表1：555定时器功能表当th高触发端6脚加入的电平大于2/3udd ，tl低触发端2脚的电平大于1/3udd 时，比较器a1输出高电平，比较器a2输出低电平，触发器置“0”，放电管饱和，7脚为低电平。 当th高触发端加入的电平小于2/3udd ，tl低触发端的电平大1/3udd 时，比较器a1输出低电平，比较器a2输出低电平，触发器状态不变，仍维持前一行的电路状态，输出低电平，放电管饱和，7脚为低电平。 当th高触发端6脚加入的电平小于2/3udd，tl低触发端的电平小1/3udd时，比较器a1输出低电平，比较器a2输出高电平，触发器置“1”，输出高电平，放电管截止，7脚为高电平。因7脚为集电极开路输出，所以工作时应有外接上拉电阻，故7脚为高电平。 当从功能表的最后一行向倒数第二行变化时，电路的输出将保持最后一行的状态，即输出为高电平，7脚高电平。只有高触发端和低触发端的电平变化到倒数第三行的情况时，电路输出的状态才发生变化，即输出为低电平，7脚为低电平。 由电路框图和功能表可以得出如下结论： 1555定时器有两个阈值，分别是1/3udd和2/3udd。 2输出端3脚和放电端7脚的状态一致，输出低电平对应放电管饱和，在7脚外接 有上拉电阻时，7脚为低电平。输出高电平对应放电管截止，在有上拉电阻时，7脚为高电平。 3输出端状态的改变有滞回现象，回差电压为 。 4输出与触发输入反相。2.2.2 用555定时器构成多谐振荡器多谐振荡器是一种自激振荡器，接通电源后不需外加触发便能产生矩形脉冲图4：多谢振荡器我们用555定时器构成多谐振荡器的原理很简单,只要将施密特触发器的反相输出端经rc积分电路接回输入端即可。当接通电源以后,因为电容上的初始电压为0,所以输出为高电平,并开始经电阻r向电容c充电,当充到输入电压为vi=vt+时,输出电压跳变为低电平,电容c又经过电阻r开始放电。当放至vi=vt-时,输出电位又跳变为高电平,电容c重新开始充电,如此周而复始,电路便不停的振荡.由vc的波形求得电容c的充电时间t1和放电时间t2各为 t1=（r1+r2）cln【(vcc-vt-)/(vcc-vt+)】=(r1+r2)cln2 t2=r2cln【(0-vt+)/(0-vt-)】=r2cln2 振荡周期为t=t1+t2=(r1+2r2)cln2 振荡频率为f=1/t=1/【(r1+2r2)cln2】通过改变r和c的参数即可改变振荡频率。输出脉冲的占空比为q=t1/t=(r1+r2)/(r1+2r2)=2/3，故得到r1=r2。又t=t1+t2=(r1+2r2)cln2=0.1为了得到占空比为2/3的脉冲，可采用占空比可调的可调电路。经以上分析及计算若c=10uf ，r1=r2=4.76k。同时考虑到实际中不可能存在两个阻值完全相等的电阻，因此在r1和r2之间可加入一个200的滑动变阻器，通过调节电位器已达到r1、r2阻值完全相等的目的。图5：0.1s信号源如下图2.3 计数电路设计图6：74ls160引脚图表2：74ls160功能表及逻辑功能图74ls160为异步清零计数器，即端输入低电平，不受cp控制，输出端立即全部为“0”，功能表第一行。74ls160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，cp上跳后计数器状态等于预置输入dcba，即所谓“同步”预置功能（第二行）。和都无效，et或ep任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，q3 q2 q1 q0=1001时，rco=1。2构成任意进制计数器（模长m10） 用集成计数器实现m进制计数有两种方法，反馈清零法和反馈预置法。图（a）为反馈清零法连接（ 8进制），图（b）为反馈预置零法连接（8进制）。 图7：反馈清零连接图 图8：反馈置零法连接图实验室电路连接方式：图9：计数电路连接图2.4译码锁存电路设计图10：cd4511管脚图其功能介绍如下： bi：4脚是消隐输入控制端，当bi=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 lt：3脚是测试输入端，当bi=1，lt=0 时，译码输出全为1，不管输入 dcba 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 le：锁定控制端，当le=0时，允许译码输出。 le=1时译码器是锁定保持状态，译码器输出被保持在le=0时的数值。 a1、a2、a3、a4、为8421bcd码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。表3：cd4511功能表2.5显示电路设计如图所示，led数码管由7个发光二极管组成，此外，还有一个圆点发光二极管，用以显示小数点，通过八段发光二极管亮暗的不同组合，可以显示多种数字，字母以及符号，led数码管中的发光二极管由两种连接方法：（1） 共阴极接法：把发光二极管的印记连在一起构成公共阴极，使用时公共阴极接地，这样阳极端输入高电平的端发光二极管就导通点亮，二输入低电平的则不点亮，课设中实用的led显示器为共阴极接法。（2） 共阳极接法：把发光二极管的阳极连在一起构成公共阳极。使用时公共阳极接+5v，这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不亮。图11：数码管引脚及其接法数码管使用条件：a、段及小数点上加限流电阻b、使用电压：段：根据发光颜色决定； 小数点：根据发光颜色决定c、使用电流：静态：总电流 80ma（每段 10ma）；动态：平均电流 4-5ma 峰值电流 100ma2.6控制电路设计此次设计采用的是jk触发器改装成的d触发器来实现对发光二极管的亮灭，还接入0.1s的信号源和一个开关作为与非门的输入，将输出端接在3片74ls160的clk端来控制开始计数和清零，用另外一个开关接入3片cd4511的le端来实现锁存功能。上述几部分的连接电路图如下：图12：计数、锁存译码、显示控制电路图3.软件仿真与硬件装调 3.1 软件介绍通过直观的原理图捕捉环境，轻松设计电路,通过交互式spice仿真，迅速了解电路行为,借助高级电路分析，理解基本设计特征,通过一个工具链，无缝地集成电通过改进、整合设计流程，减少建模错误。proteus软件结合了直观的捕捉和功能强大的仿真，能够迅速、轻松、高效地对电路进行设计和验证，凭借proteus中完整的器件，可以快速创建原理图，并利用工业标准spice仿真器仿真电路，借助专业的高级spice分析和虚拟仪器，在设计流程中提早对电路设计进行的迅速验证，从而缩短建模和循环。3.2 调试步骤及方法（1）按照设计方案将5v直流电源电路连接好，用万用表测量变压器副边的输出电压及整流后的电压，这两者满足0.9倍的关系。并测得输出电压为5.1v，基本满足任务书中的5v要求。图13：5v直流电压源仿真截图（2）按照设计方案将0.1s信号源电路连接好，用示波器对其输出波形进行观察发现其占空比基本达到要求。图14：信号源仿真截图（3）将计数器、译码锁存、显示电路连接好，加上5v电压及由信号源提供0.1s的信号运行该模块，其正常计数。（4）将控制电路部分加入（3）的模块中，运行后led正常亮灭。4.实验调试、故障分析及解决方法（1）在做信号源电路中，我们做出的信号源频率明显大于10hz,原因是电阻的实际阻值与理论阻值相差太大，因此我们所做信号源的实际值与理论值相差很大，最后我们通过调节电位器解决了这个问题。用示波器对输出频率进行大概估测，基本为0.1s。（2）电源做好后经检测基本符合要求但是接入负载后却出现较大的压降，查资料了解到出现这种情况一般是因为电源稳压性能不够好或者负载太重将电压直接拖下来。通过检测了解到我们出现的问题是因为负载太重。最后我们通过减小时钟脉冲电路中的电阻，增大时钟脉冲电路中的电容解决了负载过重的问题。解决了电源接入负载出现大幅度压降这个问题。（3）各模块检查完后，将整体电路连好，电路仍存在异常。用万用表检查后，发现存在断路、接触不良等问题。将电路简化减少导线之后，电路正常。5.总结与体会历时三周的课程设计已经结束，留给我们组印象最深的是：要设计一个成功的电路，必须要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。同时还需要有耐心和毅力。在整个电路的设计过程中，花费时间最多的是利用proteus 仿真，因为以前没有学过这个软件，所以我们要从头学起，自行摸索地学习。在各个单元电路的连接上花费了大量时间。我们在设计时做出了两套方案以及仿真电路，我们仔细比较分析其原理以及可行性，最后我们通过和其他小组的同学共同讨论才确定了我们的电路。课设过程中，我们深刻的体会到在设计过程中，要充分考虑到各个元器件的功能和特性，要翻阅大量资料以及参考别人的经验。只有这样才能把自己的电路设计地更完美。通过这次对数字式秒表的设计与制作，让我们了解了设计电路的程序，也让我们了解了关于数字式秒表的工作原理与设计理念。在此次的数字式秒表设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在设计电路中,输入输出端口不一定是固定的，例如数码管的共极性（是共阴极还是共阳极），不能将其 “ ” 与 “ ” 极接错。在电路的仿真过程中出错的主要原因都主要是接线的错误所引起的。接线的时候一定要细心，不要接错，同时也要学会如何判别芯片