EDA设计实验报告多功能数字钟设计.docx

eda设计实验报告多功能数字时钟设计院 系: 电光学院专 业：通信工程摘要该实验利用quartus ii软件设计一个多功能数字钟，进行实验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到smart sopc实验系统中进行调试和验证。此外还添加了秒表功能，使得设计的数字钟功能更加完善。abstract：this experiment is to design a digital clock which is based on quartus software and in which many basic functions like time-counting , hour-correcting , minute-correcting , reset , timing-holding and belling on the hour. and then validated the design on the experimental board . in addition, additional functions like reseting the stopwatch make this digital clock a perfect one.目录1. 设计要求42. 工作原理43. 各模块说明51) 分频模块72) 计时模块133) 显示模块164) 校分与校时模块175) 清零模块186) 保持模块187) 报时模块184. 扩展模块191) 秒表模块195. 调试、编程下载20 6. 实验中出现问题及解决办法217. 实验收获与感受 228. 参考文献23一、实验目的通过设计一个00时00分00秒23时59分59秒的多功能计数器, 巩固和复习数字电路知识，初步掌握eda设计的基本思路和方法，并能够较为熟练地使用软件quartusii7.2的相应功能，为课程设计等相关实验课程打下理论与实践两方面的基础。二、设计要求1. 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。2. 具体要求如下：1) 能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。2) 分别由六个数码管显示时分秒的计时。3) k1是系统的使能开关，k1=0正常工作，k1=1时钟保持不变。4) k2是系统的清零开关，k2=0正常工作，k2=1时钟的分、秒全清零。5) 在数字钟正常工作时可以对数字钟进行快速校时和校分。k3是系统的校分开关，k3=0正常工作k3=1时可以快速校分；k4是系统的校时开关，k4=0正常工作，k4=1时可以快速校时。3. 设计提高部分要求1) 时钟具有整点报时功能，当时钟计到5953”时开始报时，在5953”, 5955”,5957” 时报时频率为500hz,5959”时报时频率为1khz。 2）秒表功能，通过开关转换，数码管显示进入秒表计时状态。4. 仿真与验证用quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。三、电路设计原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。基本时钟电路的系统框图下图所示：闹钟电路报时电路彩铃电路报时电路星期电路 译码显示电路计时电路脉冲发生电路 报时电路清零电路保持电路校正电路 图1：基本时钟电路的系统框图 下面叙述各单元电路的功能：1、时钟信号发生器：为计时电路提供计数时钟脉冲，需要产生出一个秒脉冲，即振荡频率为1hz的脉冲信号；为报时电路提供512hz、1khz的信号；为校分(时)电路提供1hz的信号；为闹钟电路提供1khz的信号。由于实验板上只能提供频率为48mh的系统时钟信号，所以首先要将系统时钟进行分频才能得到相应频率的时钟信号。分频器采用多片四位同步二进制计数器74161相连组成模48和模1000的计数器，通过高位输出即实现分频功能。2、计时电路：完成00时00分00秒23时59分59秒的计时功能。利用多片十进制计数器74160组成模24和模60的计数器，两个模60计数器的输出分别作为秒的个位、十位和分的个位和十位；一个模24计数器的输出作为时的个位和十位。总共输出6个8421bcd码。3、译码显示电路：我们在这里采用七段数码管的动态显示驱动电路。通过显示译码器7447和译码器74138的作用使计数器的输出端信号在六个led数码管分别显示时十位、时个位、分十位、分个位、秒十位及秒个位。显示译码器7447选择七段数码管的7个段码，译码器74138选择数码管的位码，通过1khz的高频率输入实现动态显示。总共是六个数码管，我们可以构造模六计数器，通过24选4数据选择器，在一个时间内选择输出秒个、秒时、分个、分时、时个、时十中的一个，如此循环，由于提供的是高频信号源，所以看起来是六个同时显示的。4、校分电路：设置一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”挡时，分计数器可以进行快速校分，即分计时器可以不受秒计数器的进行信号控制，而选通一个频率较快的校分信号进行校分。引入1hz的脉冲信号直接在分位计数，然后根据校分开关的不同状态决定送入分计数器的脉冲来源,选择完成正常工作或快速校分功能。5、校时电路：和校分电路的原理实现一样。快速校时信号同样可以是秒进位信号。6、清零电路：任意时刻通过开关实现手动清零；实现开机自动清零；显示时间到23时59分59秒时电路自动清零。7、保持电路：通过开关控制时、分、秒各位均保持在当前状态，不随输入脉冲信号变化，我们只需要在需要保持的时候将最低位秒信号输入源断开即可进行保持。8、整点报时电路：分别在各小时的59分53秒，59分55秒，59分57秒三个时刻报出一个频率为500hz的低音，在59分59秒报出一个频率为1khz的高音。我们只需要将秒个、秒时、分个、分时、时个、时十的输出在要求报警的时刻的“1”电平输出端进行逻辑组合然后和相应的输入频率进行组合，如果没有到这个时间那么逻辑组合输出为零；一旦到了这个将特定的时刻逻辑组合输出为高电平与频率脉冲接入报时电路，分配给蜂鸣器后，即可完成在特定时间报时的功能。9、安装调整电路，并在实验平台上观察结果，直至达到要求为止。设计提高要求：1、秒表电路：我们可以用模100的计数功能来完成对秒输入信号的统计，具体原理和计时电路相似，只是需要输入一个较高频率的信号源，我们采用100hz的输入。它和计时电路同时工作，只是显示的时间不同，我们可以设置一个开关来进行显示选择，秒表电路同样具有清零、保持、显示，原理同上。四、 各模块说明1、 分频模块实验板上振荡源为48mhz，为获得秒脉冲信号和报时电路中需要的音频，需要对该振荡源进行分频处理。处理的过程示意如下： 【1】2分频电路 2分频电路是通过jk触发器完成的，把jk触发器的jk都接高电平于是构成一个t 电路是qn=qn非，于是完成二分频电路。 原理图： 波形图：【2】3分频电路3分频电路是通过74160用置数法实现。其输出端按照如下方式循环计数时就可以对其输入的脉冲进行3分频，输出信号由直接引出。00000001001074160置数端为低电平有效，所以将作为置数信号的输入。3分频电路图如下：波形图封装图为：【3】8分频将3个2分频串联实现8分频电路。8分频电路图如下：波形图为：【4】24分频 将一个8分频和一个3分频连接起来组成一个24分频电路图为：波形图为：封装图为：【5】10分频模10计数器是由计数器74161来qdqcqbqa=1111时置数电路图为：波形图为：封装图为：【6】1000分频 是由三个10分频电路连接而成电路图为：波形图为：封装图为：【7】1khz、500hz、1hz、2hz原理图为：48mhz3分频8分频1000分频2分频2khz1khz1000分频2分频1hz电路图为：波形图为：（由于48mhz和其他的频率相差较大于是只能看见48mhz而其他的频率为一条直线）封装图为：2、计时模块计时模块包括秒、分、时三个模块，依次进位。其中秒和分的模块都是一个模60计数器，时模块是一个模24技术区。计时采用的是同步计数器，它们所用的时钟信号均为。【1】 秒计时模块秒钟部分除了要实现自身的59置0功能以外，还要将这59作为进位信号送到分计数器的使能端。秒钟部分实际上就是一个模60计数器，当输出为59的时候，即输出01011001时，把为1的输出端通过一个四与非门接到两片74160的置数端，即可完成自身的59置0功能。另外，将这四个输出端接到分个位的使能端，即可完成59向1的进位功能。 电路图波形图：封装图：【2】 分计时模块分钟部分除了要实现自身的59置0功能以外，还要将5959作为进位信号送到时计数器的使能端。电路图：波形图：封装图：【3】时计时模块电路图：波形图：封装图：3、显示模块此模块是用于数码管的动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模6的循环，其输出既作为4片74151的控制端，又作为38译码器74138的控制端。因为只有一片bcd译码器7447，所以当计数器到某一个数值时，四片74151同时选取对应位的一个输入组成计时器某一位的bcd编码接入显示译码器7447，与此同时根据计数器的数值，74138译码器也从六个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。扫描的频率为几千赫兹,因为人眼视觉停留的原因，会感觉七个数码管同时显示。原理图如下：4、校分与校时模块【1】校分模块当k3为0时，校分模块输出1hz的脉冲供给分计时模块正常计数；当k3为1时，校分模块输出2hz的脉冲供给分计时模块校分。其中为了防止拨开关时引发的颤动给校分带来影响，在校分模块中加入了消颤的d触发器。由于校分的时候无论秒计时模块是否计到59，都能进行校分，故秒计时模块的输出要与开关k3相或才能供给校分模块的使能端。【3】 校时模块当k4为0时，校时模块输出1hz的脉冲供给时计时模块正常计数；当k4为1时，校时模块输出2hz的脉冲供给时计时模块校分。其中为了防止拨开关时引发的颤动给校时带来影响，在校时模块中加入了消颤的d触发器。由于校时的时候无论秒和分计时模块是否都计到59，都能进行校时，故秒计时模块的输出要与开关k4相或才能供给校分模块的使能端。5、清零模块通过增加一个开关k2来控制计时电路，开关通过非门直接接在每个74160的清零端，当开关断开的时候，计时器正常工作，当开关闭合时，计时器清零。k2=0 clr=1 ， k2=1 clr=06、保持模块通过开关k1控制秒的使能信号，当秒停止计时时，计时器就“保持”了。k1=0，ent=1； k1=1，ent=07、报时模块当电路计时到59分51，53，55，57秒时，分别发出一声较低的蜂鸣声；当计时到59分59秒时，发出一声较高的蜂鸣声。需要在某时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号进行报时。设f是报时函数，f1是低音报时函数，f2是高音报时函数。所有函数为高电平时报时。则有：f=5953f1+5955f1+5957f1+5959f2 =5951（2f1+4f1+6f1+8f2） =5951(2f14f18f2)and4是表示59分，分个位：1001。分十位：0101and3是表示51秒，秒个位：0001.秒十位：0101下面and2分别是加0010、加0100、加1000原理图如下：四、扩展模块秒表电路秒表可实现当开关k4按下后，数码管显示进入秒表计时状态，秒表后两位为100进制（将1s分成100份，即100hz），秒表的中间两位为60进制（单位是秒），秒表的最高两位也为60进制（单位是分）则秒表的时钟脉冲不是1hz，而是100hz。除了时钟脉冲不同，秒表计时器也可以仿照计时、清零模块去做，只需将清零，和进位信号稍加改动便可设计出秒表计时器。其电路图如下图所示:封装图为：秒表实现电路的连接和计时电路连接相似，都是采用动态显示，其电路图如下：五、调试、编程下载选择“processing-start complication”进行全编译，编译通过后要进行管脚分配，选择“assignmentspins”，在打开的对话框中的“location”栏中选择相应的管脚填入，并将未用到的管脚置为三态，最后将程序下载到smartsopc实验系统中运行，检验结果是否正确。管脚设置：五、 实验中出现的问题以及解决方法1. 在刚开始建立工程的时候不知道只能建一个工程于是就每个分模块都建立了一个工程，导致以后的工作无法进行，分离在不同的工程里面，于是推倒从新做。2. 在存放的时候不是存放在一个文件夹中二十分离很多文件夹，于是就存在系统找不到的情况，最后把他们放在一个文件夹里。3. 在设置文件夹名时使用了中文，导致编译错误。于是把文件夹名改为英文。4. 在一个模块设计错误以后没有及时删掉，导致软件对其混淆，编译出错。于是把错误的删掉或者是放到文档中。5. 在设计分计时时，只考虑其是一个模六十但是忘了考虑他也需要秒的进位，于是导致不进位，于是加入