数电数字逻辑电路实验实验报告.pdf

东南大学电工电子实验中心东南大学电工电子实验中心 实实 验验 报报 告告 课程名称：数字逻辑电路实验课程名称：数字逻辑电路实验 第第 一一 次实验次实验 实验名称：数字逻辑电路实验基础 院 （系） ：电气工程学院 专 业：电气工程及其自动化 姓 名：陈富扬 学 号：16012617 实 验 室: 104 实验组别：17 实验时间：2013 年 10 月 25 日 评定成绩： 审阅教师： 本页已使用福昕阅读器进行编辑。 福昕软件( c ) 2 0 0 5 - 2 0 0 9 ，版权所有， 仅供试用。 一、实验目的一、实验目的 （1）认识数字集成电路，能识别各种类型的数字器件和封装； （2）学习查找器件资料，通过器件手册了解器件； （3）了解脉冲信号的模拟特性，了解示波器的各种参数及其对测量的影响，了解示波 器探头的原理和参数，掌握脉冲信号的各项参数； （4）了解逻辑分析的基本原理，掌握虚拟逻辑分析的使用方法； （5）掌握实验箱的结构、功能，面包板的基本结构、掌握面包板连接电路的基本方法 和要求； （6）掌握基本的数字电路的故障检查和排除方法。 二、实验原理二、实验原理 （1）门电路的是数字电路中基本的组成部分。 （2）ttl 信号可作为门电路输入的高地电平。 三、实验内容三、实验内容 1.用示波器测量由函数信号发生器产生的 ttl 信号参数 数据表格如下 高电平值 低电平值 负脉宽 正脉宽 上升沿时间 下降沿时间 5.28v 80.0mv 2.558us 2.446us 114ns 115ns 2.电路安装调试与故障排除 如图所示。 安全带报警电路原理图是一个汽车安全带报警装置的电路原理图。其 中输入信号 f 表示汽车是否已点火，已点火为“1” ，未点火为“0” ；输入信号 g 表示是 否已挂上档位，已挂挡为“1” ，未挂挡为“0” ；输入信号 s1 和 s2 分别表示驾驶座和副 驾驶座是否有人，有人为“1” ，无人为“0” ；b1 和 b2 分别表示驾驶座和副驾驶座上的 安全带是否已扣上，扣上输入“1” ，未扣上输入“0” 。l 是报警输出信号，输出到一个 发光二极管上，输出为“1”时，发光二极管点亮，报警。 1、 u28 输出端可能出现“1”的全部可能状态。 真值表如下： 情况 f g s1 b1 s2 b2 l 1 1 1 0 0 0 0 1 2 1 1 1 0 0 0 0 3 1 1 0 1 0 0 1 4 1 1 0 0 1 0 0 5 1 1 0 0 0 1 1 6 1 1 1 1 0 0 1 7 1 1 0 1 1 0 0 8 1 1 0 0 1 1 1 9 1 1 1 0 0 1 0 10 1 1 1 1 1 0 0 11 1 1 0 1 1 1 1 12 1 1 1 1 0 1 1 13 1 1 1 0 1 1 0 14 1 1 1 1 1 1 1 15 1 1 1 0 1 0 0 16 1 1 0 1 0 1 1 17 0 x x x x x 1 18 x 0 x x x x 1 2、存在一个使告警信号灯持续接通的故障，它与输入的状态无关。那么，什么 是最有可能的故障? 答：两个集成门电路的电源和接地端没有正确连接， 未加工作电压就不能正常工作。 也有可能是 u28 输出端与地短接，导致总在“0”电位，所以灯保持亮的状态。 3、下列故障的现象将是什么样的： (1)u18 输出端的连线开路 上述情况下等效于无论 s2、b2 的输入状态是什么，u18 总是输出 0 电位。所以可 以吧输入状态看成是 s2=1，b2=0 的情况。导致 s2，b2 的逻辑无法反应到输出。再由真 值表可以看出，其余的可能输出情况就只有 4,7,10,15。 情况：系统将认为副驾驶座上有人，而且没有系上安全带，所以在发动并且挂档的 情况下总是会报警。 (2)u13 的输出停留在逻辑 0 等效于 b1 的输入情况总是 1，无视于 b1 的其他逻辑输入。 情况：系统总认为驾驶座上有人，如果不系上安全带，就会报警。 4、当汽车开始发动，乘客已经坐好，而且他的座位皮带已经扣上时，告警信号 灯亮。 这结果仅与司机有关， 列出可能的故障， 并写出用来寻找故障的测试顺序。 情况等效于 f=g=b2=s2=1；l=0； 在真值表中查找，为情况 13，如下： f g s1 b1 s2 b2 l 1 1 1 0 1 1 0 情况就是驾驶员没有系安全带。 奇怪的是，驾驶座没人时只要系上安全带，即使点火上离合也不会报警。 【完】 东南大学电工电子实验中心东南大学电工电子实验中心 实实 验验 报报 告告 课程名称：数字逻辑电路实验课程名称：数字逻辑电路实验 第第 二二 次实验次实验 实验名称：门电路和组合逻辑 院 （系） ：电气工程学院 专 业：电气工程及其自动化 姓 名：陈富扬 学 号：16012617 实 验 室: 104 实验组别：17 实验时间：2013 年 11 月 8 日 评定成绩： 审阅教师： 本页已使用福昕阅读器进行编辑。 福昕软件( c ) 2 0 0 5 - 2 0 0 9 ，版权所有， 仅供试用。 一、实验目的 一、实验目的 （1）掌握 ttl 和 cmos 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的 影响； （2）掌握通过数字器件手册查看器件静态和动态特性参数； （3）掌握不同结构的数字器件之间的互连； （4）掌握 oc 门和三态门的特性和使用方法； （5）加深示波器测量技术的训练； （6）掌握小规模组合逻辑的工程设计方法； （7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。 略。 二、实验原理 二、实验原理 具体原理参考实验书 2.5 节和 2.10 节 实验器材准备： 主要用到门电路集成芯片，包括 74 01、74 00、74 20、74 125、74 04 等。 三、实验内容 必做实验： 三、实验内容 必做实验： 实验一： 2.5 节 实验：门电路静态特性的测试 实验一： 2.5 节 实验：门电路静态特性的测试 内容 7.内容 7.用 oc 门实现三路信号分时传送的总线结构框图如图 2.5.4 所示，功能如表 2.5.2 所示。 （注意 oc 门必须外接负载电阻和电源，ec取 5v） 待 设 计 电 路 待 设 计 电 路 d2 d1 d0 a2 a1 a0 y 图 2.5.4 三路分时总线原理框图 查询相关器件的数据手册，计算 oc 门外接负载电阻的取值范围，选择适中的电阻 值，连接电路。 答：详细计算步骤： 可以得出 r 的阻值应在 1k10k 表表 2.5.2 设计要求的逻辑功能设计要求的逻辑功能 控制输入 输出 a2 a1 a0 y 0 0 1 d0 0 1 0 d1 1 0 0 d2 电路图： 其中的与非门(oc)可用 74ls01 实现,前面的非门用 74ls04。如下： 注：由于未在 multisim12 中找到 74ls01，所以没进行仿真。 静态验证： 控制输入和数据输入端加高低电平， 用电压表测量输出高低电平的电压 值，注意测量 a2a1a0=000 时的输出值。vc=5.10v 控制输入 数据输入 输出 y a2 a1 a0 d2 d1 d0 逻辑电平 电压值/v 0 0 1 x x 0 0 0.195 0 0 1 x x 1 1 5.018 0 1 0 x 0 x 0 0.192 0 1 0 x 1 x 1 5.013 1 0 0 0 x x 0 0.195 1 0 0 1 x x 1 5.010 0 0 0 x x x 1 5.022 数据分析： 可以看出控制端输入有控制效果，只有在使能的状态下数据才能正常输入。当 a2a1a0=000 的时候，数据输入端全部无效，等效于“高阻态”，此时可以看出输出电压 接近于 ec。 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示 输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析 并解释为什么要选择“dc” 。 答：因为输入的脉冲电压含有直流成分，不能选 ad 耦合。 控制输入 数据输入 输出 y a2 a1 a0 d2 d1 d0 0 0 1 x x 0 1 0 x x 1 0 0 x x 波形参数如下： 频率/hz 峰峰值/v 高电平/v 低电平/v 输入波形 100.0 5.04 5.04 0 输出波形 1.62 1.48 0.14 波形显示如下： ec=5v ec=10v 数据分析： 可以看出输出电压与使能端输入电压保持相同的变化趋势， 但在频率较高的情况下， 在转变的时候会出现一定的延时与竞争冒险现象。 器件电源电压 vcc仍为 5v，将 ec改为 10v，重复和，分析两者的差别。注意， 不要直接将 vcc改为 10v，避免烧毁器件 控制输入 数据输入 输出 y a2 a1 a0 d2 d1 d0 逻辑电平 电压值/v 0 0 1 x x 0 0 0.307v 0 0 1 x x 1 1 9.933v 0 1 0 x 0 x 0 0.309v 0 1 0 x 1 x 1 9.94v 1 0 0 0 x x 0 0.306v 1 0 0 1 x x 1 9.941v 0 0 0 x x x 1 9.930v 分析与讨论：输出的高低电平电压都增大了，而且高电平的增大到接近于 ec。 内容 8内容 8用三态门实现实验内容 7 三路信号分时传输 重复实验内容 7 中的和， 注意不要同时将两个或两个以上的三态门的控制端处 于使能状态。电路图： 静态验证： 控制输入 数据输入 输出 y a2 a1 a0 d2 d1 d0 逻辑电平 电压值/ v 0 0 1 x x 0 0 4.846 0 0 1 x x 1 1 0.012 0 1 0 x 0 x 0 4.844 0 1 0 x 1 x 1 0.012 1 0 0 0 x x 0 4.847 1 0 0 1 x x 1 0.014 0 0 0 x x x 0 4.841 数据分析：三态门控制电路也能满足选择输入信号的功能，能够实现总线并行输入的功能。 动态验证： 控制输入 数据输入 输出 y a2 a1 a0 d2 d1 d0 0 0 1 x x 0 1 0 x x 1 0 0 x x 波形参数如下： 频率/hz 峰峰值/v 高电平/v 低电平/v 输入波形 100.0 5v 5v 0 输出波形 5v 5v 0 波形显示如下： 数据分析： 从输入输出波形图上我们可以看到， 控制输入端加高电平时， 相应的输出 y 保持与输入 信号同样规律变化，实现了三路信号分时传送的总线结构。 将 a2a1a0设为“000”， d2d1d0设为“111”，此时输出端为高阻状态，测量输出端电 压值，总结如何用万用表判断高阻态。 答：若是高阻状态下，输出电压是高电平。这是由于此时外置电压的压降基本都在高阻 态上了。 将 a2a1a0设为“011”， d2d1d0设为“010”，此时破坏了三态门的使用规则，测量输 出端电压值，总结如何用万用表判断两个或两个以上普通门输出端短接。 （在测量 的时候应该尽量缩短两个控制端属于使能状态的时间） 。 答：此时电流由 d1 流向 d2，电压值介于低电平和高电平之间。实验中测得的电压是 1.466v。 实验二： 实验二： 2.10 节 实验：ssi 组合逻辑设计及竞争-冒险现象2.10 节 实验：ssi 组合逻辑设计及竞争-冒险现象 内容 1 内容 1数值判别电路 设计一个组合逻辑电路，它接收 1 位 8421bcd 码 b3b2b1b0，仅当 2b3b2b1b07 时，输出 y1 才为 1。 设计一个组合逻辑电路，它接收 4 位二进制数 b3b2b1b0，仅当 2b3b2b1b07 时，输出 y2 才为 1。 1、实验设计 经分析，易得真值表（表一）如下： 输入 输出 b3 b2 b1 b0 y1 y2 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 x 0 1 0 1 1 x 0 1 1 0 0 x 0 1 1 0 1 x 0 1 1 1 0 x 0 1 1 1 1 x 0 把上面的逻辑关系表达成逻辑表达式，得 0120212 01202121 bbbbbbb bbbbbbby 0123123023 01231230232 bbbbbbbbbb bbbbbbbbbby 需要用与非门来设计电路，这里就选用 74ls00 四 2 输入与非门 和 74ls20 双 4 输入与非门。 电路图即仿真图如下： 2、实验内容及数据记录 在输出端出采用连接 led 灯以直接指示输出端的高低电位。 实验测得的数据与表一 真值表的设计相同（这里不再列出记录表格） ，说明了实验设计电路的正确性。 3、分析讨论： 无论是1 位 8421bcd 码还是 4 位二进制数的设计都能满足设计需求，但可以 看出当要表示 10 以上的数字时，1 位 8421bcd 码不再符合要求，而 4 位二进制 数仍可以正确表示。但相应的，4 位二进制数的设计电路比较复杂。 内容 4内容 4停车场交通控制系统 某停车场有一个交通控制系统，控制入口处的 3 个车道，如图 2.10.1 所示。这三个车 道分别为 “左车道” 、 “右车道”和“vip 车道” 。每个车道有一个信号灯，红灯禁止通行， 绿灯允许通行，任何时候只能有一个通道是绿灯。每个车道有一个传感器，用来监测是否 有车通过，另外还有一个时间控制信号用于控制车道循环。整个控制规则如下：当 vip 车 道有车时， 该车道信号灯变为绿灯；当 vip 车道没有车且右车道也没有车时，左车道信号 灯变为绿灯；当 vip 车道没有车且左车道也没有车时，右车道信号灯变为绿灯；当 vip 车 道没有车，但左、右车道都有车时，由时间控制信号控制左右车道轮流通行； 图 2.10.1 停车场控制系统示意 1、 实验设计 a) 设计思路： 分别用几个变量来分别表示输入的状态，有各个车道有无车，时间控制信号的状态；还 要用另几个变量来表示输出的状态，即个车道的信号灯状态，列表如下： 输入变量 输出变量 b2 = 1 代表 vip 车道有车 b1 = 1 代表左车道有车 b0 = 1 代表右车道有车 c = 1 代表时间控制信号使左车道通行 c = 0 代表时间控制信号使右车道通行 y2 = 1 代表 vip 车道信号灯为红灯 y1 = 1 代表左车道信号灯为红灯 y0 = 1 代表右车道信号灯为红灯 依照题意，可以写出真值表如下： 输入 输出 b2 b1 b0 c y2 y1 y0 0 0 0 x 1 1 1 0 0 1 x 1 1 0 0 1 0 x 1 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 x x x 0 1 1 把以上逻辑关系转化为逻辑表达式和逻辑图： 22 by cbbb cbbby 012 0121 cbbb cbbby 102 1020 b) 设计电路及仿真： c) 实验测试 按照上图所示的电路连接，实验测的的数据与上述真值表相符，这里不再列出。 d) 分析与讨论 实验的设计功能是在实际的需求上用所给的门电路芯片去设计的， 要求设计出的电 路既要满足简单实用的功能， 又要便于操作， 设计组要基于吧实际问题转化为逻辑 问题来求解。 【完】 东南大学电工电子实验中心东南大学电工电子实验中心 实实 验验 报报 告告 课程名称：数字逻辑电路实验课程名称：数字逻辑电路实验 第第 三三 次实验次实验 实验名称：组合函数设计 院 （系） ：电气工程学院 专 业：电气工程及其自动化 姓 名：陈富扬 学 号：16012617 实 验 室: 101 实验组别：5 实验时间：2013 年 11 月 23 日 评定成绩： 审阅教师： 本页已使用福昕阅读器进行编辑。 福昕软件( c ) 2 0 0 5 - 2 0 0 9 ，版权所有， 仅供试用。 一、 实验目的 （1）掌握常用中规模组合逻辑器件的功能和使用方法； （2）掌握逻辑函数工程设计方法； （3）了解存储器实现复杂逻辑函数的原理和存储器的使用过程。 二、 实验原理 略。 三、实验内容 3.3 节 实验：用 msi 进行组合逻辑函数电路设计 内容用多种方案设计 1 位全减器 答：真值表： 输入 输出 a b ci c co 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 其中 a 和 b 表示二进制数的第 i 位，c 表示本位最终运算结果，即就是低位向本 位借位或本位向高位借位之后的最终结果，ci 表示低位是否向本位借位，co 表示本位 是否向高位借位。 逻辑函数： c=abci+abci+abci+abci=d(m1+m2+m4+m7)= abci co=abci+abci+abci+abci=d(m3+m5+m6+m7)=a(bici)+bci 电路原理图： 方法一：用译码器实现 方法二：用全加器实现 静态验证： 实验所得真值表与分析同，不再列出，略。 数据分析： 按照所示电路，实验结果与仿真及分析相符。 内容用一个 4 选 1 数据选择器实现逻辑函数 y（dcba）=m（0，1，2，5，8，10，12，13） 答：卡诺图化简： 1 1 1 1 1 1 1 1 可得函数表达式：y=ca+dcb+dba 选用 a、b 为数据地址选择端，可得 y=ab(dc)+ab(dc)+ab 0+abc 电路原理图： 实验数据分析： 按照所示电路连接，实验结果与仿真及分析相符。 内容血型配对 人类有 4 种血型：a、b、ab 和 o 型。输血时，输血者与受血者必须符合图 3.3.1 的规定，否则有生命危险，利用一个 4 选 1 数据选择器和最少数量的与非门，完成血型 配对任务。 答：真值表： 00 表示 a 型、 01 表示 b 型、 10 表示 ab 型、11 表示 o 型 输入 输出 输血者血型 受血者血型 配型结果 a b c d z 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 1 0 1 1 1 0 0 1 1 0 1 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 函数表达式： z=abcd+ abcd+ abcd+ abcd+ abcd+ abcd+ abcd+ abcd+ abcd =d(m0,m1,m5,m6,m10,m12,m13,m14,m15) 分析：这里可采用 8 选一数据选择器（即用双四选一 74153 来扩展） 令g=a；b=b；a=c；再次对 z 变形 z=abcd+ abcd+ abcd+ abcd+ abc0+ abcd+ abc1+ abc1 电路原理图： 静态验证： 实验所得真值表与分析同，不再列出，略。 数据分析： 按照所示电路，实验结果与仿真及分析相符。完 东南大学电工电子实验中心东南大学电工电子实验中心 实实 验验 报报 告告 课程名称：数字逻辑电路实验课程名称：数字逻辑电路实验 第第 五五 次实验次实验 实验名称：简易数字钟 院 （系） ：电气工程学院 专 业：电气工程及其自动化 姓 名：陈富扬 学 号：16012617 实 验 室: 101 实验组别：1 实验时间：2013 年 12 月 4 日 评定成绩： 审阅教师： 本页已使用福昕阅读器进行编辑。 福昕软件( c ) 2 0 0 5 - 2 0 0 9 ，版权所有， 仅供试用。 1、实验线路图： 2、实验管脚设计： 3、波形仿真图 3、multisim 下仿真图： 4、实验中注意事项： 实验前必须检查实验板上的 led 七段显示器、时钟信号、pin 管脚是否正常，以 免影响实验过程。 设计电路中采用的置零法在波形仿真图中会出现 60min 这个暂态， 但在实际的运 行中暂态是不显示的，所以电路能正常运行。 可结合 multisim 仿真来验证正确性。 东南大学电工电子实验中心东南大学电工电子实验中心 实实 验验 报报 告告 课程名称：数字逻辑电路实验课程名称：数字逻辑电路实验 第第 四四 次实验次实验 实验名称：时序逻辑电路 院 （系） ：电气工程学院 专 业：电气工程及其自动化 姓 名：陈富扬 学 号：16012617 实 验 室: 104 实验组别：17 实验时间：2013 年 12 月 13 日 评定成绩： 审阅教师： 本页已使用福昕阅读器进行编辑。 福昕软件( c ) 2 0 0 5 - 2 0 0 9 ，版权所有， 仅供试用。 一、 实验目的 （1）掌握时序逻辑电路的一般设计过程； （2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要 求； （3）掌握时序逻辑电路的基本调试方法； （4）熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、 实验原理 1. 时序逻辑电路的特点（与组合电路的区别） ： 具有记忆功能， 任一时刻的输出信号不仅取决于当时的输出信号， 而且还取决于电 路原来的值，或者说还与以前的输入有关。 2. 时序逻辑电路的基本单元触发器 3. 时序电路中的时钟同步和异步 4. 常用时序功能块 1) 计数器（74161） a) 任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b) 序列发生器通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2) 移位寄存器（74194） a) 计数器（一定注意能否自启动） b) 序列发生器（还是要注意分析能否自启动） 三、 实验内容 a）4.4 节 实验：触发器设计时序逻辑电路 内容 2.广告流水灯 a. 实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由 8 个 led 组成，工 作时始终为 1 暗 7 亮，且这一个暗灯循环右移。 写出设计过程，画出设计的逻辑电路图，按图搭接电路。 将单脉冲加到系统时钟端，静态验证实验电路。 将 ttl 连续脉冲信号加到系统时钟端， 用示波器和逻辑分析仪观察并记录时钟脉冲 clk、触发器的输出端 q2、q1、q0 和 8 个 led 上的波形。 b 实验数据 设计电路： 1） 问题分析 流水灯的 1 暗 7 亮对应 8 个状态，故可采用 3 个触发器实现；而且题目要求输出 8 个信号控制 8 个灯的亮暗，故可以把 3 个触发器的输出加到 38 译码器的控制端， 对应的 8 个译码器输出端信号控制 8 个灯的亮暗。 2） 设三个触发器输出端状态为 q2q1q0，则状态图和状态转换卡诺图如下： 10 nn q q 2 n q 00 01 11 10 0 001 010 100 011 1 101 110 000 111 3）实验电路图 验证： 波形记录如下图： 数据分析： 所得的仿真波形与实验中测得的的数据一致， 且分析波形可以看出电路是满足设计需求 的（也可以直接从流水灯看出） 。 b）4.4 节 实验：触发器设计时序逻辑电路 内容 3.智力竞赛抢答器 a. 实验要求 设计一个 3 人智力抢答器，每个抢答人操纵一个按键开关，以控制自己的一个指示灯， 抢先按动开关者能使自己的灯亮起， 并封锁其余 2 人的动作 （即其余 2 人即使再按动开 关也不再起作用） 。主持人可在最后按“主持人”按键使指示灯熄灭，解除封锁，开始下 一轮抢答。 b. 设计思路 分析实验中有四种状态：a 亮、b 亮、c 亮、都不亮；有四种输入类型：a 按、 b